SU1647572A1 - Устройство дл контрол последовательного кода - Google Patents
Устройство дл контрол последовательного кода Download PDFInfo
- Publication number
- SU1647572A1 SU1647572A1 SU894694785A SU4694785A SU1647572A1 SU 1647572 A1 SU1647572 A1 SU 1647572A1 SU 894694785 A SU894694785 A SU 894694785A SU 4694785 A SU4694785 A SU 4694785A SU 1647572 A1 SU1647572 A1 SU 1647572A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- counter
- word
- output
- address
- Prior art date
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах передачи данных. Цель изобретени - повышение диагностической способности устройства. Устройство содержит триггер 1, счетчики 2, 8, блок 3 пам ти , дешифратор 4, сумматор 5 по модулю два, элемент И 6, элемент ИЛИ-НЕ 7 и элемент НЕ 9. В устройстве осуществл етс проверка поступающей информации на четность в каждом слове. Ведетс подсчет прин тых слов на счетчике 2. При обнаружении ошибки в прин том слове номер ошибочного слова переписываетс в блок 3 пам ти по адресу, формируемому счетчиком 8, который подсчитывает число ошибочных слов. По окончании приема информации счетчик 8 обнул етс и начинаетс считывание из блока 3 пам ти номеров ошибочных слов, пока не по вл етс сигнал на выходе дешифратора 4 нулевой комбинации. 1 ил. (Л
Description
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах передачи данных.
Целью изобретени вл етс повышение диагностической способности устройства.
На чертеже представлена функциональна схема устройства.
Устройство содержит триггер I, первый счетчик 2, блок 3 пам ти, де- пшфратор 4, сумматор 5 по модулю два-, элемент И 6, элемент ИЛИ-НЕ 7, второй счетчик 8, элемент НЕ 9, информацией- ный вход 10 устройства, входы признаков начала слова 11 и сообщени 12 устройства, тактовый вход 13 устройства , вход 14 контрольного разр да устройства, блок 45 сопр жени с кана лами св зи (не входит в состав устройства ), вход 16 задани режима работы устройства, тактовый вход 17 устройства, выход 18 номера ошибочных слов устройства, выход 19 конца мае- сива ошибочных слов устройства, вход 20 начальной установки устройства.
Сущность изобретени состоит в том, что в устройстве осуществл етс проверка поступающей информации на четность в каждом принимаемом слове к обнаруживаютс слова с ошибками. Одновременно запоминаютс пор дковые номера (адреса) поступающих слов и пор дковые номера ошибочно прин тых слов
Пор дковые номера ошибочно прин тых слов вл ютс адресами блока пам ти , по которым (начина с нулевого адреса) записываютс пор дковые номе- pa поступающих слов (адреса ошибочных слов), которые запоминаютс в блоке пам ти.
По управл ющим сигналам адреса ошибочных слов в общем массиве поступают на вьжод устройства до формировани в блоке пам ти первого адреса слова, не содержащего ошибок (нулевой адрес)
Выходной массив может быть использован дл запроса повторной передачи ошибочных слов.
Из блока 15 сопр жени с каналами св зи поступают: на информационный вход 10 устройства - последовательность информационного кода; на вход 11 устройства - сигнал начала каждого слова в информационном сообщении; на вход 12 устройства - сигнал начала информационного сообщени ; на такто
5 0 5
о
.Q
с
5
0
5
вый вход 13 устройства - сигнал окончани каждого слова в информационном сообщении; на вход 14 контрольного разр да устройства - сигнал свертки по модулю два дл каждого слова, который присутствует на врем выдачи соответствующего информационного слова.
Счетчик 2 служит дл подсчета количества слов в сообщении и формирует пор дковый номер (адрес) текущего слова.
Счетчик 8 служит дл подсчета количества ошибочных слов, пор дковые номера которых служат адресом дл записи адреса слова в сообщении в блок 3 пам тио
Информаци , поступающа из блока 15 сопр жени в канал св зи (из канала св зи), поступает также в устройство через информационный вход 10
Устройство работает следующим образом.,
Перед выдачей информации из блока 15 сопр жени на входы Ли 12 устройства поступают сигналы, которые устанавливают соответственно триггер 1 в состо ние 1, а счетчики 2 и 8 - в состо ние О. На вход 14 контрольного разр да устройства поступает сигнал свертки по модулю два, который сохран ет свое значение на врем ввада- чи слова.
Последовательность импульсов информационного сообщени поступает на счетный вход триггера I, причем, если количество импульсов в слове четное, то триггер устанавливаетс в состо ние 1, если нечетное - то в состо ние О По окончании каждого слова на счетный вход счетчика 2 поступает стробирующий сигнал. Таким образом, счетчик 2 подсчитывает количество слов в сообщении. Сигнал окончани слова с тактового входа 13 - устройства поступает также через элемент НЕ 9 на вход элемента И 6„ На сумматоре 5 по модулю два происходит сравнение состо ни входа 14 контрольного разр да устройства и состо ни триггера 1„ Если состо ние сигналов на обоих входах сумматора 5 по модулю два не совпадает, то в момент по влени стробирующего импульса на входе 13 устройства на выходе элемента И 6 по вл етс сигнал Ошибка в слове и на вход 16 устройства не поступает сигнал запре-.
та записи блока пам ти. Сигналом Ошибка в блок 3 пам ти записываетс адрес (номер) слова, в котором обнаружена ошибка Одновременно счетчик 8 считает количество слов, в которых содержались ошибки, и формируют адрес дл блока 3 пам ти, по которому записываетс номер ошибочного слова. Задним фронтом импульса ошибки счетчик 8 подготавливает новый адрес, по которому будет записан очередной номер ошибочного слова„ Таким образом, счетчик 2 формирует
10
мер, по обратному каналу на передающую сторону дл повторной их передачи .
Claims (1)
- Формула изобретениУстройство дл контрол последовательного кода, содержащее триггер, первый счетчик и дешифратор, причем единичный вход триггера и установочный вход первого счетчика вл ютс соответственно входами признака начала слова и признака начала сообщенипор дковые номера слов (адреса слов), устройства, счетный вход триггера которые при наличии ошибки будут запи- вл етс информационным входом устроймер, по обратному каналу на передающую сторону дл повторной их передачи .Формула изобретениУстройство дл контрол последовательного кода, содержащее триггер, первый счетчик и дешифратор, причем единичный вход триггера и установочный вход первого счетчика вл ютс соответственно входами признака начала слова и признака начала сообщенисаны в блок 3 пам ти по адресам, указанным счетчиком 8. Первое ошибочное слово будет записано по нулевому ад-ресу, следующее - по первому и т„д.После окончани передачи информации на вход 16 устройства подаетс сигнал запрета записи блока 3 пам ти и сигнал сброса с входа 20 устройства на сброс счетчика 8 Если по нулевому адресу блока 3 пам ти не записан ад- рее слова с ошибкой, то дешифратор 4 сформирует на выходе 19 устройства сигнал Конец массива ошибочных слов Если по нулевому адресу блока 3 пам ти записан адрес слова с ошибкой, то этот адрес по вл етс на выходе 48 номера ошибочных слов устройства. Затем , при по влении на входе 17 устройства сигналов считывани адреса ошибочных слов, счетчик 8 каждым импульсом с входа 17 устройства будет увеличиватьс на I, т.е. по первому адресу блока 3 пам ти по вл етс адрес следующего слова с ошибкой и т.д.,- пока на выходе дешифратора 4не будет сформирован сигнал конца массива ошибочных слов (по наличию на входах дешифратора 4 всех нулей).Устройство может работать как на передаче, так и на приеме.В первом случае после передачи пакета информации начинают передаватьс номера (адреса) ошибочных слов дл повторени этих слов. Во втором случае на приеме формируютс адреса - слов, прин тых с ошибками, и информаци об этих словах передаетс , наприства, счетный вход первого счетчика вл етс первым тактовым входом устройства , отличающеес тем, что, с целью повышени диагностической способности устройства, в него введены второй счетчик, блок пам ти , сумматор по модулю два, элемент И, элемент НЕ и элемент ИЛИ-НЕ,причем первый вход сумматора по модулю два вл етс входом контрольного разр да устройства, пр мой выход триггера соединен с вторым входом сумматора по модулю два, выход которого соединен с первым входом элемента И, выход которого соединен с входом записи-чтени блока пам ти и первым входом элемента ИЛИ-НЕ, выход которого соединен со счетным входом второго счетчика, информационный выход которого соединен с адресным входом блока пам ти, информационный выход которого вл етс выходом номера ошибочных слов устройства и соединенс информационным входом дешифратора, нулевой выход которого вл етс выходом конца массива ошибочных слов устройства, тактовый вход устройства через элемент НЕ подключен к второмувходу элемента.И, третий вход которого вл етс входом задани режима работы устройства, первый и второй установочные входы второго счетчика подключены соответственно к входу признака начала сообщени и входу начальной установки устройства, второй вход элемента ИЛИ-НЕ подключен к тактовому входу устройства.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894694785A SU1647572A1 (ru) | 1989-05-22 | 1989-05-22 | Устройство дл контрол последовательного кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894694785A SU1647572A1 (ru) | 1989-05-22 | 1989-05-22 | Устройство дл контрол последовательного кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1647572A1 true SU1647572A1 (ru) | 1991-05-07 |
Family
ID=21449219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894694785A SU1647572A1 (ru) | 1989-05-22 | 1989-05-22 | Устройство дл контрол последовательного кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1647572A1 (ru) |
-
1989
- 1989-05-22 SU SU894694785A patent/SU1647572A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 530332, кл. G 06 F П/10, 1974 0 Авторское свидетельство СССР 1319036, кл. G Об F П/10, 1986. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1647572A1 (ru) | Устройство дл контрол последовательного кода | |
SU1249520A1 (ru) | Устройство дл контрол передачи информации | |
SU1667088A1 (ru) | Устройство дл сопр жени абонента с каналом св зи | |
SU1249583A1 (ru) | Буферное запоминающее устройство | |
RU1835545C (ru) | Устройство обмена информацией между ЭВМ и абонентами | |
SU1372364A1 (ru) | Устройство дл коррекции ошибок | |
SU1246107A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины (ЭВМ) с магистралью | |
RU1798806C (ru) | Устройство дл распознавани образов | |
SU1520530A1 (ru) | Устройство дл сопр жени ЭВМ с каналом св зи | |
SU640368A1 (ru) | Ассоциативное запоминающее устройство | |
SU1513520A1 (ru) | Стековое запоминающее устройство | |
SU1367045A1 (ru) | Устройство дл контрол пам ти | |
SU1481828A1 (ru) | Устройство дл передачи и приема телеметрической информации | |
SU1372367A1 (ru) | Устройство дл обнаружени и коррекции ошибок | |
SU517174A1 (ru) | Устройство дл защиты от ошибок | |
SU1193655A1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1249594A1 (ru) | Запоминающее устройство | |
SU1580338A1 (ru) | Устройство сопр жени ЭВМ с линией св зи | |
SU1256034A1 (ru) | Устройство дл сопр жени двух ЭВМ с общей пам тью | |
SU510952A1 (ru) | Система дл сопр жени терминальных устройств с вычислительной машиной | |
SU1541676A1 (ru) | Запоминающее устройство с идентификацией ошибок | |
SU1462328A1 (ru) | Устройство дл сопр жени ЦВМ с лини ми св зи | |
SU1247856A1 (ru) | Устройство дл ввода-вывода информации | |
SU1387042A1 (ru) | Буферное запоминающее устройство | |
RU1807523C (ru) | Буферное запоминающее устройство |