SU1372364A1 - Устройство дл коррекции ошибок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к системам коррекции опптбок в каналах передачи блоков информации в последовательном коде, например при считывании информации с накопителем на магнитных лентах или магнитных дисках, и может быть использовано, в частности, дл  коррекщш информации, считьшаемой с ЗУ на цилиндрических магнитных доменах . .Целью изобретени   вл етс  повышение точности обнаружени  и исправ

Description

oZ2

а &

(Л

MZ

ленн  ouni6oK путем использовани  кода Файра, Устройство содержит буферный блок 1 пам ти, блок 2 выбора адреса, форьпфователь 3 сигнала обращени , счетчик 4, преобразователь 5 последовательного кода в параллель- ньп1, блок 6 обнаружени  ошибок, формирователи 9, 10 импульсов, элемент И-НЕ 11, элемент ШШ-НЕ 12, элемент ИЛИ 13, коммл таторы 14, 15, регистр 16, блок управлени  17, а также блок 7 пам ти адресов ооп-гбок и блок 8 пам ти признаков ошибок, выполненные из блоков посто нной пам ти. Устройство обеспечивает обнаружение и коррекцию ошибок в информации, поступаю- :(сй 11 иос.кедовательном коде на вход

.

1

Изобретение относитс  к вычисли- i GjibHoit технике, а именно к системам коррекции о1 ибок в каналах передачи блоков информацп-1 в последовательном .:оде, например при считьшании инфор- мации с накопителей на. магнитных лентах или магнитн 1х дисков, и может 6t,iTb использслано, в часттюсти, дл  KoppcKjrjiK пифорл ации. Считываемой с ЗУ на цилиндрических маггапных доменах .

Целью изобретени   вл етс  повьше ние точности обнар лсерпш и исправлени  ошибок путем использовани  кода t aiipa.

На фиг, 1 представлена функционална  схема предлагаемого устройства и наиболее предпочтлтельного варианта цыполнепи  блока запуска; на фиг. 2- ,7 - функциональные cxeivib наиболее Н7)едп.1 ;тительных вариантов выполнени  соответственно блока обнаружени  ошибок, блока выбора адреса, форми- .)оватп:1  сигнала обращени , блока пам ти адресов ошибок, блока пам ти призпак. ошибок и блока управлени .

Предлаг аемое устройство содержит (фнг.1) буферШ:.м блок 1 пам ти, блок 2 выбора адреса, формирователь 3 сигнала обращешг , счетчгас 4, преобразователь 5 последовательного кода в параллельньпЧ, блок 6 обнаружени  ошибок, блок 7 адресов ошибок

23 преобразовател  5, причем применение кода Файра позвол ет при меньшем количестве контрольных разр дов исправл ть пакеты ошибок большей длины, чем при применении кода БЧХ или кода Рида-Соломона. С выходов преобразовател  5 информаци  записываетс  в блок 1 байтами. Блок 6 позвол ет вы вл ть признак ошибки и все необходимые данные дл  определени  адреса ошибки с помощью блока 7. Блок 8 определ ет по признаку ошибки номера ошибочных разр дов, которые поступают в формирователи 18 четности , где производитс  коррекци  информации , считанной из блока 1 по определенному в блоке 7 адресу. 7 ил.

)0

15

5 ,

блок 8 пам ти признаков ошибок, пер- вьй 9 и второй 10 формирователи импульсов , элемент И-НЕ 11, элемент ИЛИ-НЕ 12, элемент ИЛИ 13, первый 14 и второй 15 коммутаторы, регистр 16, блок 17 управлени , формирователи 18 четности, вход 19 начальной установки , адресные входы 20, вход 21 управ- jiemiH режимом, вход 22 обращени , информационный вход 23, информационные выходы 24, первый 25 и второй 26 тактовые входы, выход 27 наличи  ошибки и выход 28 наличи  корректируемой ошибки.

На фиг. 1 изображен также блок 29 запуска, содержащий генератор 30 импульсов , триггер 31, элемент 32 и элемент НЕ 33.

Блок 6 обнаружени  ошибок содержит (фиг.2) регистры 34-38,каждый из которых состоит из триггеров 39 и формирователей 40 четности,счетчики 41-44, схемы 45 и 46 сравнени , элементы И 47-53, элементы НЕ 54-57, элементы ИЛИ 58, триггеры 59 и 60 и элемент ШШ-НЕ 61.

Блок 2 выбора адреса содержит (фиг.З) счетчик 62, коммутатор 63, элемент И 64 и элемент ИЛИ 65.

Формирователь 3 сигнала обращени  содержит (фиг.4) элемент И 66, коммутатор 67, элемент 8 задержки и формирователь 69 сигналов.

3

Блок 7 пам ти адресов ошибок содержит (фиг.5) блоки 70 и 71 посто  ной пам ти.

Блок 8 пам ти признаков ошибок сдержит (фиг.6) блоки 72 и 73 посто нной пам ти.

Блок 17 управлени  (фиг.7) содержит на триггерах 74-76 счетчик 77, элементы И-ilE 78 и 79, формировател 80 и 81 импульсов, дешифратор 82, элемент Hltti 83, RC-цепочка 84, конденсатор 85 и резистор 86.

Предлагаемое устройство работает следующим образом.

По входу 19 (фиг.1) осуществл етс  начальна  установка соответствующих блоков устройства. На вход 23 подают группу разр дов информации (совместно с проверочнъми разр дами сопровождаемую тактовь ш сипишами по входу 25 (дл  ДМ/; ЗУ тактопа  частота около 100 кГц). Преобразователь 5 осу1(ес ГБЛ ет иреобразовапие последоват и;ьиого кодо и парал:лель- ньй по бит. lia вход 21 подаю сигнал згшиси И1 формации, лслсдстви чего на втлхол.е улемента 1 1 присутствует С 1гил1 релагма записи iiiiCic мации в 1, иагфимср лог. О, причем на другом входе элембМ1та И-НЕ 11 в исход)1ом состо нии также лог. 1. Счетчик 4 оПеспечш-асг счет импул1,соп с входа 25, причем после имиульсл на виходе счетчика 4 будет p,;;ipeiiiaioiuvifi потсл- хдаал, o6eci e iiiB;ii-jiHPii срабатьшаш е блока 2 и форг Ировател  3. } промежутке jiOcijMi.iM ir де1 иты;ч такто выми импульсами происход1 Г строОнро вание загп-1си -в блок 1, а после дев того происходит запись нового адреса в счетчик 62 (начальный адрес нулевой). Исходное состо ние блока 17 таково, что комт-гутатор 14 включе на пропуск и 1формадии от блока 72, коммутатор 15 включен на пропуск информации от преобразовател  5, на элемент 1-ШИ-П : 12 пост -ттает нулевой сигнал, на блок 2 поступает нулевой сигнал с выхода блока 17, а на элемент И-НЕ 11 поступает единичньш сигнал. Таким образом, по прошестви определенного количества тактов, полезна  информаци  записьшаетс  в бл 1 в виде байтов информации. Одновременно в блоке 6 происходит обнаружение ошибки. На выходах 27 и 28 по вл ютс  сигналы, свидетельствую

0

5

ь

0

0

5

5

0

5

щие о наличии или отсутствии ошибок в считанной информации. При этом, если на выходе 27 имеетс  лог.О - нет , а если лог. 1 - есть ошибка; если на выходе 28 лог.О - некорректируема  ошибка, а если лог. - корректируема  ошибка. Дальнейша  работа устройства может быть инициирована блоком 29, KOTopbtfi вырабатывает последовательность тактовой частоты, достаточной дл  срабатьша- ни  элементов блока 6, например, до 1 МГц.

В зависимости от состо ни  выходов 27 и 28 возможны следующие режи- мм работы ycTpoi icTBa.

На выходе 27 лог, О. Это означает , jTo в прин той информации оши- 6(jK нет и она может быть ис11ол1 зова- на.

На ц.гходс 27 лог. 1, а па выходе 28 лог. О. Это означает, что в п;)11п той мпйормлдии иг-к-етс  нскор- ректируспл  опибка кратностью от семи 71,о дпел П/тати бит и 1 нформади  iic . мо сет быть использо}1;111а,

ll i jt n-r.ojie 27 и на выходе 28 лог. Г . Эт1 1 означает, что в прин той nuiiii ivuu jii и.- сетс  ошибка и опа мо-  ;ет Гилтт. скорректирована. Лл  этого па вход 26 подают тактовую частоту, нслб;пств1 е чего через несколько тактов на входах блока 8-вьр:одах блока 6 по  питг.  признак ог-шбки, а информаци , достаточна  дл  определени  адреса ouniOiai, - на выходах блока 6, под- ключен} ых к блоку 7, и сигнал ошибки - на пходе блока 9. Из блока 7 считываетс  адрес первого ошибочного брйта (всего может быть не более двух о111ибоч ьк байтов), который поступает и 6jfoK 8 и в блок 2, где по задержанному сигнаичу с выхода формировател  9 записываетс  но параллельному входу н счзтчп 62. Одновременно блок 8 осу1цествл ет вьгработку номеров оипюо- чных рг1зр дов, которые по выходам накопителе 72 и 73 поступают на соответствующие зходы KOMNryTaTopa 14, а поскольку последний открыт дл  приема информации от блока 72, то признак ошибки первого ошибочного слова поступает на соответствующие входы форш1рователей 18.В это врем  блок 17 организует работу устройства так, что последовательно по каждому из двух последовательных адресов с оп ибкам производитс  считыва )Ше и заггись информации в блоке 1 . Через ;1лемсит И-НЕ 1 1 устанавливаетс  считывани , а через элемент 12 обеспечиваетс  считьшание информации по первому адресу с опшб- Koit. Считанные данные поступают в регистр 16 и там записываютс  по сигналу с формировател  10 спуст 

тор, блок пам ти адресов ошибок, блок пам ти признаков ошибок и формирователи четности, одни из входов которых подключены к выходам первого

18 позвол ют исправить оишбку, и скорректированные данные поступают на входы блока 1. Элемент И-ИЕ 11 (пбесг счппает установку режима записи, а сиг)1ал через элемент lUIH-IIE 12 20 ойеспечипает запись скорректированной информации по тому же адресу, ко- TvOpiiiH затем увеличиваетс  на единицу гто сигналу с блока 17. Затем вновь

25

врем , необходимое дл  выборки инфор- ю буферный блок пам ти, первый коммута- мации из блока 1. Коьп гутатор 15 в этом режиме и далее в процессе коррекции устанавливаетс  на прием информации от форшгрователей 18. Данные и ошибки в формировател хjг коммутатора, информационные входы

которого соединены с выходами блока пам ти признаков ошибок, одни из входов которого подключены к выходам первой группы блока обнаружени  ошибок , выходы второй группы которого соединены с адресными входами блока пам ти адресов ошибок, отличающеес  тем, что, с целью повьш1е- ни  точности обнаружени  и исправле- Н1Ш ошибок путем использовани  кода Файра, в него введены блок выбора адреса, второй коммутатор, счетчик, формирователь сигнала обращени , регистр, блок управлени , первый и 2Q второй формирователи импульсов, элемент И-НЕ, элемент ИЛИ-НЕ, элемент ИЛИ и преобразователь последовательного кода в параллельнь&1, выходы которого подключены к одним из информационных входов второго комт-гутатора, другие информационные входы и выходы которого соединены соответственно с выходами формирователей четности и с информационными входами беферного блока пам ти, причем выходы счетчика подключены к входам разрешени  запуска блока выбора адреса и формировател  сигнала обращени , входы разрешени  выдачи которых и первый вход элемента И-НЕ объединены и  вл ютс  входом управлени  режимом работы устройства, адресными входами которого  вл ютс  одни из адресных входов блока выбора адреса, другие адресные входы которого подключены к выходам блока пам ти адресов ошибок и другим входам блока пам ти признаков опшбок, счетный вход и выходы блока выбора адреса coeдинe tы соответственно с первым выходом блока управлени  и адресными входами буферного блока пам ти, вход записи/ чтени  и вход разрешени  записи/чте- НИН которого соединены соответственосущестни етс  считывание информа- ;;ии, ео коррек ти  и запись в блок 1 . Тлкнм об эазом, до прихода очередно- Г .1 импуг 1,са по входу 25 происходит вс  1соррекци  данных и сигнал на пко, 25 может служить концом операции .

Bo3N;(,r«Ho обращение к блоку 1, например , от neiiDiero процессора. Дл  этого на Т1ХОЦС 21 iie-обходимо устано- режим считмп. пт , на входы 20 П(1дать пдрес интересующей  чейки ппм ти блока 1, на вход 22 подать сигнал обращени  и на выходах 24 можно (через врем  считывани ) получить I п 1. ;ормз цлю.

Таким образом, в предлагаемом устройс гнс обсс1течена возможность 1чоррекц Ч1 информлции с помощью кода Файра, что позвол ет исправл ть па- icf Tbi ошибок длинь при меньшем количестве проверочных разр дов, чем при использопании кода БЧХ или кода Ри;1а-Соломона. Бло; 6 позвол ет )л пать опшбки в течение такта считывани  информации и исправл ть trx (точнее, вы вл ть признак ошибки и псе необходимые данные дл  вьфа- ботки алрсса oiiBi6KH) . Блок 6 предназначен дл  обработки пакетов информации длино11 до 1155 бит, вклJoчa  про35

40

45

50

верочные носемнадцать бит. В конкрет ном устройстт е используетс  код Файра , onTtcbinaeNan-i многочленом (х -f )) () (), который

- 55

позвол ет исправить пакеты ошибок до шести бит и обнаруживать пакеты ошибок до двенадцати бит.

Claims (1)

1. Формула изобретени 

   Устройство дл  коррекции ошибок, содержащее блок обнаружени  ошибок.

   тор, блок пам ти адресов ошибок, блок пам ти признаков ошибок и формирователи четности, одни из входов которых подключены к выходам первого

   буферный блок пам ти, первый коммута- коммутатора, информационные входы

   2Q

   - 55

   но с выходом элемента И-НЕ и с выходом элемента ИЛИ-НЕ и входом второго формировател  импульсов, выход которого подключен к управл ющему входу регистра, входы и выходы которого соединены соответственно с выходами буферного блока пам ти и с другими входами формирователей четности, управл ющий вход второго коммутато- pa подключен к второму выходу блока управлени , третий и четвертый выходы которого соединены соответственно с вторым входом элемента И-НЕ и с первым входом элемента ИЛИ-НЕ, второй вход которого подключен к выходу формировател  сигнала обращеьш  вход обращени  которого  вл етс  входом обращени  устройства, а вход запуска соединен со счетньм входом счетчика, входом запуска блока выбора адреса, входом синхронизации преобразовател  последовательного кода в параллельньш, первым входом элемента ИЛИ и  вл етс  первым такто вым входом устройства, вторым тактовым входом которого  вл етс  второй

   вход элемента ИЛИ, выход которого подключен к входу запуска блока обнаружени  опшбок, первьй выход которого подключен к входу обращени  блока пам ти адресов ошибок и входу первого формировател  импульсов, выход которого соединен с входами синхронизации блока управлени  и блока выбора адреса, вход установки которого подключен к входу установки счетчика, блока управлени , блока обнаружени  ошибок и  вл етс  входом начальной установки устройства, информационными выходагш которого  вл ютс  выходы буферного блока пам ти, входы данных преобразовател  последовательного кода в параллельный и блока обнаружени  ошибок объединены и  вл ютс  информационным входом устройства, п тый выход блока управлени  подключен к управл ющему входу первого коммутатора, второй и третий выходы блока обнаружени  ошибок  вл ютс  соответственно выходом наличи  ошибки и выходом наличи  корректируемой ошибки устройства.

   2J

   QmT3