SU1226533A1 - Устройство дл контрол блоков пам ти - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  контрол  блоков пам ти. Целью изобретени   вл етс  повьшение надежности устройства за счет осуществлени  режима Самоконтроль, в котором осуществл етс  проверка функционировани  всего устройства. Устройство содержит блок управлени , счетчики, триггеры, коммутатор, генератор импульсов , ключ, формирователь эталонных кодов, формирователь сигналов четности, блок сравнени , элемент И, индикатор. Показани  индикатора свидетельствуют об исправности работы контролируемого блока пам ти, а также самого устройстёа, 2 ил. с 9

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  блоков пам ти.

Цель изобретени  повьппение надежности устройства дл  контрол  блоков пам ти.

На фиг.1 приведена структурна  блок-схема устройства; на фиг,2 - эпюры напр жений, по сн ющие работу устройства.

Устройство содержит блок 1 управлени , первый выход которого соединен с установочными входами счетчика 2, первого триггера 3, второго триггера 4 и счетчика 5, второй выход блока управлени  соединен с управл ющим входом коммутатора 6, генератор импульсов 7, выход, которого соединен с управл ющим входом ключа 8 и входом счетчика 5, выходы которого соединены с адресными входами формировател  9 .(х кодов , контролируемого блока 10 и фор- миров.тел  11 сигналов четности, выход формировател  эталонных кодов соединен с первым входом блока 12 сравнени  и информационным входом контролируемого блока 10, выход которого соединен с первым входом коммутатора б, второй вход которого соединен с выходом формировател  11 сигналов четности, выход старшего разр да счетчика 5 соединен со счетными входами триггеров 3 и 4, на вход D триггера 3 подаетс  сигнал логической 1, выход триггера 3 соединен с управл ющим входом контролируемого блока 10, первым входом элемента И 13 и входом D триггера 4, инверсньй выход которого соедд1нен С вторым входом элемента И 13, выход коммутатора 6 соединен с вторым входом блока 12 сравнени , выход которого соединен с информационным входом ключа 8. Выход последнего соединен с третьим входом элемента И 13, выход которого соединен с информационным входом счетчика 2, выход счетчика 2 соединен с входом индикатора 14.

Предлагаемое устройство работа€ т в двух режимах - в режиме проверки блоков пам ти и режиме Самоконтроль в котором ос5тцествл етс  полна  проверка функционировани  устройства,

В первом режиме с блока 1 управлени  на управл ющий вход коммутатора 6 поступает сигнал Лог.Г, по

1226533 . 2

которо -1 он подключаетс  к выходу контролируемого блока 10 пам ти. 3.. тем с блока 1 управлени  поступает команда начальной установки, по ко5 торой :четчик 5 адресов, счетчик 2 л триггеры 3 и 4 устанавливаютс  в нулевое состо ние. Сигналом Лог.О с выхода триггера 3 контролируемьм блок 10 пам ти переключаетс  в режим

10 записи информации, поступающей на его кнформационньй вход с выхода формировател  9 эталонных кодов, который в соответствии с поступающими на его входы адресами с выхода счет 5 чика 5 адресов формирует контрольный тест. Эти же адреса поступают ыа адресные входы контролируемого блока to пам ти. Смена адресов осу- 111;ествл етс  по импульсам, поступаю20 лщм с генератора 7 импульсов на счетчик 5 адресов. За полный цикл записи счетчик 5 адресов проходит все адреса блока пам ти, и по его окончании задним фронтом импульса старшего ад-

25 реса с гетчика 5. адресов (фиг.2а) триггер 3 переключаетс  в единичное состо ние (фиг,2б).

30

Сигналом Лог.1 с выхода триггера 3 контролируе1 1ый блок пам ти пере- к.гаочаетс  в режим воспроизведени . При этом воспроизведение информации из контролируемого блока пам ти осуществл етс  по адресам, поступающим на его адресные входы со счетчика 5

35 адресов. За цикл воспроизведени , таклсе как и за гщкл записи, счетчик 5 адресов последовательно формирует адреса всех  чеек пам ти. Боспроиз- водима  информаци  с выхода контроли руемого блока 10 пам ти через коммутатор 6 поступает на первый вход блока 12 сравнени , на второй вход которого поступает код с выхода формировател  9 эталонных кодов. При

45

несовпадении кодов, поступающих на

входы блока 12 сравнени , что свидетельствует о неисправности контролируемого блока пам ти, на его выходе формируетс  сигнал ошибки, который

50 стробируетс  на ключе 8 тактовыми импульсами, поступающими с генератора 7 на управллкш ий вход ключа 8, и на его выходе формируютс  импульсы, по одному на каждую неисправную

55  чейку пам ти, которые поступают через элемент И 13 на счетчик 2, подсчитьшаютс  им, а суммарное число ошибок по окончании цикла контро

Сигналом Лог.1 с выхода триггера 3 контролируе1 1ый блок пам ти пере- к.гаочаетс  в режим воспроизведени . При этом воспроизведение информации из контролируемого блока пам ти осуществл етс  по адресам, поступающим на его адресные входы со счетчика 5

адресов. За цикл воспроизведени , таклсе как и за гщкл записи, счетчик 5 адресов последовательно формирует адреса всех  чеек пам ти. Боспроиз- водима  информаци  с выхода контролируемого блока 10 пам ти через коммутатор 6 поступает на первый вход блока 12 сравнени , на второй вход которого поступает код с выхода формировател  9 эталонных кодов. При

несовпадении кодов, поступающих на

входы блока 12 сравнени , что свидетельствует о неисправности контролируемого блока пам ти, на его выходе формируетс  сигнал ошибки, который

стробируетс  на ключе 8 тактовыми импульсами, поступающими с генератора 7 на управллкш ий вход ключа 8, и на его выходе формируютс  импульсы, по одному на каждую неисправную

 чейку пам ти, которые поступают через элемент И 13 на счетчик 2, подсчитьшаютс  им, а суммарное число ошибок по окончании цикла контро3

л  отображаетс  на индикаторе 14. Во врем  цикла воспроизведени  на второй вход элемента И 13 поступает сигнал Лог.1 с выхода триггера 3 (фиг. 26), а на третий - сигнал Лог.1 с выхода триггера 4 (фиг.2в которьй по окончании цикла воспроизведени  становитс  равным Лог.О и запрещает таким образом дальнейшее поступление импульсов ошибок на счетчик 2, что обеспечивает счет ошибок только за один цикл воспроизведени .

По количеству ошибок, отображаемых на индикаторе 14, суд т о качестве работы контролируемого блока Нулевое показание индикатора 14 свидетельствует (при исправном контролирующем устройстве) об исправности контролируемого блока пам ти.

Дл  проверки контролирующего устройства с блока 1 управлени  на коммутатор -6 поступает сигнал Лог,1, по которому он подключаетс  к выходу формировател  11 сигналов четности, которьй осуществл ет проверку четности суммы всех посту- паюидх на него адресных сигналов,

При четной сумме этих сигн алов на его выходе формируетс  сигнал Лог,О, а при нечетной Лог.1, и на выходе формировател  11 сигналов четности формируетс  контрольньй тест, которьй однозначно определ етс , поступающими на него сигналами, а неисправность любого из адресных сигналов, поступающего на контроли- руемьй блок 10 пам ти, приводит к изменению контрольного теста. Сигнал с выхода формировател  11 сигналов чет ности через коммутатор 6 поступает на вход блока 12 сравнени , где он сравниваетс  с сигналом, поступающим с выхода формировател  9 эталонных кодов. При правильном формировании адреса сигналов, поступающих на контро лнруемьй блок пам ти 10, сигнал на выходе блока 11 имеет строго определенное число несовпадений за цикл воспроизведени  с сигналом формируемым формирователем 9 эталонных кодов 9, число которых подсчитьшает- с  счетчиком 2 и отображаетс  индикатором 14, Это число может быть заранее определено (оно зависит только от прин того закона формировани  эталонного теста), и при совпадении этого числа с отображаемым числом

265334

даетс  заключение об исправности устройства. Нулевые или отличные от заданного числа показани  индикатора 14 свидетельствуют о неисправнос- г ти устройства.

Таким образом в режиме Самоконтроль , ос тцествл етс  проверка функционировани  всего устройства, что 10 позвол ет значительно повысить достоверность контрол .

Claims (1)

1. Формула изобретени 

   15 Устройство дл  контрол  блоков пам ти , содержащее блок управлени , блок сравнени , формирователь эталонных кодов, выход которого соединен с первым входом блока сравне 1и  и  н2Q .л етс  информационпьм выходом устройства , первьш триггер, отличающеес  тем, что, с целью повьше- ни  надежности устройства, в него введены генератор импульсов, первьп1

   25 счетчик, формирователь сигналов четности , коммутатор, второй триггер, ключ, элемент И, второй счетчик п индикатор, причем первьд выход блока управлени  соединен с первыми

   -„.входами счетчиков и триггеров, второй выход блока управлени  соединен с первым входом коммутатора, выход генератора импульсов соединен с первым входом ключа и вторым входом первого- счетчика, выходы которого сое- : динены с входами фopм: poвaтeл  эталонных кодов и формировател  сигналов четности, и  вл ютс  адресными выходами устройства, второй вход коммутатора  вл етс  входом устройства, выход формировател  сигналов четности соединен с третьим входом коммутатора , выход старшего разр да первого счетчика соединен с вторыми входами первого и второго триггеров, выход

   40

   45

   первого триггера  вл етс  управп ющкн

   выходом устройства и соединен с первым входом элемента И и третьим входом второго триггера, выход второго триггера соединен с вторым входом элемента И, выход коммутатора соединен с вторым входом блока сравнени , выход которого соединен с вторым входом ключа, выход которого соединен с третьим входом элемента И,

   выход которого соединен с вторым входом второго счетчика, выход которого соединен с входом индикатора ,