SU1043572A1 - Устройство дл контрол монтажа - Google Patents

Abstract

1, УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МОНТАЖА, содержащее блок питани , блок управлени , соединенный первым выходом с первым входом блока программ , вторыми выходами - с первыми входами блока регистрации, первый коммутатор, соединенный первыми.выводами с соответствующими клеммами дл  подключени  контролируемого монтажа, первый и второй регистры, первый и второй дешифраторы, отличающеес  тем, что, с целью повышени  надежности и быстродействи  устройства , в него введены резистор нагрузки., блок сброса, блок элементов И и конденсаторы, соединенные первыми выводами с общей шиной устройства , вторыми выводами с соответгствующими первыми выводами первого коммутатора, соединенного вторым выводом через нагрузочный резистор с выходом блока питани , непосредственно с первым входом блока управлени  и с выходом блока сброса, соединенного первым и вторым входами соответственно с первыми и вторыми входами первого и второго регистров и с третьим и четвертым выходами блока управлени , соединенного п тым выходом с третьими входами первого и второго регистров, вторым и третьим входами соответственно с первым и вторым выходами блока программ, соединенного вторым и третьим выходами с соответствующими вторым и третьим входами блока регистрации- и сдответствуквдими входами первого и второго дешифраторов , соединенных выходами с четвертыми входами соответственно первого и второго де114ифраторов, выходы которых соединены с третьими выводами первого коммутатора, причем блок управлени  содержит Формирователь импульсов , второй и третий коммутаторы, триггер режима, триггер ошибки, первый , второй, третий, четвертый и п .тый элементы ИЛИ, первыйи второй сдвиговые регистры и задающий генератор , соединенный выходом с первым входом второго коммутатора, соединенного вторым входом с рторым входом блока управлени  и с первым входом третьего коммутатора, третьим вхолдом - с выходом триггера режима и с СО вторым входом третьего коммутатора, первым выходом - с первыми входами первого и второго элементов ИЛИ, вторым выходом - с вторым входом второго элемента ИЛИ и с первым входом третьего элемента ИЛИ, третьим выходом - с первым входом первого сдвигового регистра, четвертым входом с первым входом второго сдвигового 1; : :л регистра, соединенного первым выходом с первым входом четвертого эле- мента ИЛИ, вторым выходом - с вторым входом третьего элемента ИЛИ, третьим выходом - с первым входом п того элемента ИЛИ, соединенного вторым Э входом с nepBfciM выходом первого сдвигового регистра, второй выход которого соединен с вторым входом четвертого элемента ИЛИ, третий выход - с третьим входом третьего элемента ИЛИ, четвертый выход - с собственным вторым входом и с третьим входом второго элемента ИЛИ, соединенного выходом с первым входом счетчика адреса, соединенного вторым входом с третьим - входом блока управлени  и с входом триггера режима, третьим-входом - с .выходом первого элемента ИЛИ, соедиIjjeHHoro вторым входом с четвертым

Description

входом второго элемента ИЛИ, с вторым входом второго сдвигового регистра и с первым выходом третьего коммутатора , соединенного входом через формирователь импульсов с первым входом блока управлени , вторым выходом с соответствующим вторым выходом блока управлени , другой второй выход которого соединен с третьим входом первого элемента ИЛИ и с первым выходом триггера ошибок, второй выход KOToi ro соединен с п тым входом второго элемента ИЛИ, а вход - с соответствующим ВТО1ЯФ1 выходом блока управлени , с четвертым выходом и с третьим входом сдвигового регистра , выходы счетчика адреса, третьего ,, четвертого и п того элементов ИЛИ соединены соответственно с п тым, третьим и четвертым выходами блока управлени .

2.Устройство по п, 1, о т Ли чающеес  тем, что первый коммутатор содержит транзисторы, соединенные коллекторами с вторил выводом коммутатора, базами - с соответствующими третьими выводами коммутатора , эмиттералш - с соответствующими первыми выводами коммутатора .

3.Устройство по п. 1 и 2, о т личающеес  тем, что блок сброса содержит элемент пам ти и транзистор, соединенный коллектором с выходом блока сброса, эмиттером с общей шиной устройства, базой - с выходом элемента пам т соединенного первым и вторым входами соответственно с первым и вторым входами блока сброса.

Изобретение относитс  к контрольно-измерительной технике и может быть использовано дл  проверки электрического монтажа различных радиоэлектронных узлов и блоков, содержащих большое количество монтажных точек ,

Известны устройства дл  автоматической проверки монтажа, работающие по принципу вы влени  и распознавани  всех монтажных соединений, имеющихс  в провер емом изделии, и сравнении найденных св зей с эталоном.

Известно устройство дл  проверки монтажа, содержащее регистр, счетчик регистратор гальванических св зей, блок управлени  и блок сравнени  1

Недостатком известного устройства  вл етс  низков быстродействие вследствие длительного контрол  каждого контакта относительно другого.

Наиболее близким к изобретению техническим решением  вл етс  устройство дл  контрол  монтажа, содержащее блок питани , блок управлени , соединенный первьш выходом с первым входом блока программ, вторыми выходами - с первыми входами блока регистрации , первый кс 1мутатор, соединенный первьк4и выводами с соответствующими клеммами дл  подключени  контролируемого монтажа, первый и второй регистры, первый и второй дешифраторы 2.

Недостатками известного устройства  вл ютс  низка  надежность и быстродействие . Низка  надежность обусловлена нг1личием второго коммутатора

число элементов коммутации которого велико, и дл  монтажа, содержащего тыс чи контролируемых точек, исчисл етс  также тыс чами, а низкое быстродействие обусловлено тем, что проверка монтажа дл  каждой иэ точек осуществл етс  заданием возбуждающего воздействи  на эту точку и опросом состо ний всех других точек, что

0 приводит к значительному числу проверок .Цель изобретени  - повышение на ,дежности и быстродействи  устройства .

Поставленна  цель достигаетс  тем,

- что в устройство дл  контрол  монтажа , содержгицее блок питани , блок уп-. равлени , соединенный первым выходом с первЕлм входом блока -прогргимм, вторыми выходами - с первыми входами

0 блока регистрации, первый коммутатор, соединенный первыми выводами с соот-г «ветствуюадими клеммами дл  подключе . ни  контролируемого монтажа, первый и второй регистры, первый и второй

5 деишфраторы, введены резистор нагрузки , блок сброса, блок элементов И и конденсато  д, соединенные первыми выводами с общей шиной устройства, вторыми выводами с соответствующими первыми выводами первого коммутатора, соединенного вторым выводом через нагрузочный резистор с выходом блока питани . Непосредственно с первым входом блока управлени  и с выходом 5 блока сброса, соединенного первым и вторым входами соответственно с первыми и вторыми входами первого и вто рого регистров и с третьим и четвештым выходами блока управлени , соеди ненного п тым выходом с третьими вхо дами первого и второго регистров, вторым и третьим входами соответственно с первым и вторым выходами бло ка программ, соединенного вторым и третьим выходами с соответствующими вторым и третьим входами блока регистрации и соответствующими входами первого и второго дешифраторов, соединенных выходами с четвертыми входа ми соответственно первого и второго дешифраторов, выходы которых соедине ны с третьими выводами первого комму татора, причем блок управлени  содер жит формирователь импульсов, второй и третий коммутаторы, триггер режима , триггер ошибки, первый, второй, третий, четвертый и п тый элементы ИЛИ, первый и второй сдвиговые регистры и Зёщающий генератор, соединенный выходом с первым входом второго коммутатора, соединенного вторым входом с вторым входом блока управлени  и с первым входом Третьего коммутатора, третьим входом - с выходом триггера режима и с вторым входом третьего коммутатора, первымвыходом - с первыми входами первого и второго элементов ИЛИ, вторым выходом - с вторым входом второго элемента ИЛИ и с первым входом третьего элемента ИЛИ, третьим выходом - с первым входом первого сдвигового регистра , четвертым входом - с первым входом второго сдвигового регистра, соединенного первым выходом с первым входом четвертого элемента ИЛИ, вторым выходом - с вторым входом третье го элемента ИЛИ, третьим выходом - с первым входом п того элемента ИЛИ, соединенного вторым входом с первым выходом первого сдвигового регистра второй выход которого соединен с вто рым входом четвертого элемента ИЛИ, третий выход - с третьим входом трет его элемента ИЛИ, четвертый выход - с собственным вторым входом и с трет им входом второго элемента ИЛИ, соединенного выходом с первым входом счетчика адреса, соединенного вторым входом с третьим входом блока управлени  и с входом триггера режима, третьим входом - с выходом первого элемента ИЛИ, соединенного вторым . входом с четверты л входом второго элемента ИЛИ, с вторым входом второго сдвигового регистра и с первым , выходом третьего коммутатора, соединенного входом через формирователь импульсов с первым входом блока управлени , вторым выходом с соответствующим вторым выходом блока управ лени , другой второй выход которого соединен с третьим входом первого элемента ИЛИ и с первым выходом три гера ошибок, второй выход которого соединен с п тым входом второго эле мента ИЛИ, а вход с соответствующим вторым выходом блока управлени , с четвертым выходом и с третьим входом второго сдвигового регистра, выходы счетчика адреса, третьего, четвертого и п того элементов ИЛИ соединены соответственно с п тым, третьим и четвертым выходами блока управлени . Причем первый коммутатор содержит транзисторы, соединенные коллекторами с вторым выводом коммутатора, базами - с соответствующими третьими выводами коммутатора, эмиттерами - с соответствующими первыми выводами коммутатора. Кроме того, блок сброса содержит элемент пам ти и транзистор,.соединенный коллектором с выходом блока сброса, эмиттером - с общей шиной устройства, базой - с- выходом элемента пам ти, соединенного первым и вторым входами соответственно с первым и вторым входами блока сброса. На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг.2 схема блока управлени . Устройство содержит блок 1 программ , блок 2 управлени , первый 3 и второй 4 дешифраторы,первый 5 и второй 6 регистры, блок 7 элементов и первый коммутатор 8, объект 9 контрол , блок 10 регистрации, блок 11 сброса, элемент 12 пам ти, счетчик 13 адреса, п тый 14, четвертый 15,. третий 16, первый 17 и второй 18 элементы ИЛИ, первый 19 и второй 20 сдвиговые регистры, формирователь 21 импульсов, триггер 22 режима, второй коммутатор 23, задающий генератор 24, триггер 25 ошибки, третий кс лмутатор 26, первые транзисторы 27, второй транзистор 28, конденсаторы 29, нагрузочный рези.стор 30, блок 31 пита- ни , второй выход 32, первый выход 33, второй вход 34, третий вход 35, п тый выход 36, третий выход 37, чет1вертый вьисод 38, первый вход 39 блока 2 управлени , выходы 40-43 регистра 20, выходы 44-47 коммутатора 23, :выходы 48 и 49 коммутатора 26. Блок программ может быть реализован, например , на блоке пам ти. Устройство работает следующим образом . В блоке 1 хранитс  программа контрол  монтажа, представл юща  собой слова, каждое из которых включает коды адресов (коды адреса X и коды адреса У) эквипотенциальных контактов и записанный в виде кода в последнем разр де слова признак. По сигналам блока 2 из блока 1 выбираетс  очерёдное слово,первые X разр дов которого дешифруютс  дешифратором 3, вторые У разр дов - дешифратором 4. В зависимости от значени  последнего разр да слова адреса X и У с выходов дешифраторов записываютс  а регистры 5 и 6 либо выбираетс  очередное слово. При занесении очередных адресов в регистры 5 и б включаютс  те элементы И из блока 7, на обоих входах которых имеютс  единичные сигналы, и.включаютс  соединенные с этими эл ментами И транзисторы 27 коммутатора 8. При этом на резисторе 30 по вл етс  или отсутствует импульс зар да конденсаторов 29 в зависимости от прогр аммы испытаний и правильности монтажа, Нсшичие или отсутствие импульса контролируетс  по программе и в случае несовпадени  с програ ««ой испытаний происходит останов и индикаци  места неисправности. Контроль выполн етс  в два этапа На первом этапе провер етс  наличие св зей ме ву эквипотей1шальными контактами ка здой цепи. Перед провер кой наличи  св зей каждой цепи осуществл етс  общий оброс путем вкдооче ни  всех транэистс ов 27 коммутатора S и блока II сброса. При этшл разр жаютс  все конденсаторы 29. Далее все транзисторы 27 коммутатора 8 и блок 11 сброса закрываютс . Открываетс  транзистор 27 коммутатора 8, соединенный с первым контактом перво цепи. Производитс  зар д конденсатора 29, соединенного с этим контактом а также конденсаторов 29, соединенных с другими контактами данной цепи св занными гальванической св зью с ее первым контактом. Далее выполн етс  поочередное подключение резисто ра 30 через блок 8 к остальным контактам первой цепи. Отсутствие импул са зар да соответствующего конденсатора 29 на резисторе 30 при очередном подключении говорит о наличии гальванической св зн между первым и данным контактами цепи, по которой данный конденсатор зар дилс  при пер вом подключении. Наличие импульса за р да говорит об отсутствии св зи, т.е. об ошибке в монтаже. Аналогична  процедура выполн етс  дл  всех последующих цепей. После проверки наличи  св зей выполн етс  второй этап контрол  - про верка отсутстви  лишних св зей между цеп ми. Перед этим осуществл етс  общий сброс зар да всех конденсаторов 29 и установка всех транзисторов 27 коммутатора 8 в закрытое состо ние . Затем поочередно производитс  однократное последовательное подключение резистора 30 к первым контактам каждой цепи. Если при каждом подключении имеет место импульс зар да соответствующих конденсаторов 29, лишних св зей нет. Если при каком-либо подключении импульс зар да отсутствует, имеетс  лишн   св зь, к которой выполн етс  подключение резистора 30 с другой цепью. Например, имеетс  лишн   св зь между i-ой и j-бй цеп ми. При под ключении к i-ой цепи Через лишнюю св зь одновременно зар д тс  конденсаторы 29, соединенные с j-ой цепью. При последующем подключении резистора 30 к j-ой цепи импульс зар да отсутствует , что приводит к выработке сигнала ошибки и индикации адреса j-ой цепи, с которой имеетс  лишн   св зь. Адрес в цепи 1 при этом неизвестен , поскольку подключение к ней выполнено при одной из предшеству1а1|1ис операций проверки. Дл  определени  адреса цепи 1 делаетс  общий сброс и последовательный зар д цепей, начина  от цепи j f с которой имеетс  лишн   св зь, в сторону уменьшени  гщресов. Выполнение подключений в указанной последовательности осуществл етс  при помощи регистров 5 и б, которые имеют три управл ющих входа. Пер вый управл ющий вход соединен с выходом 36 блока 2 управлени  и предназначен дл  управлени  занесением информации в регистры 5 и б с выходов соответствующих дешифраторов 3 и 4 кодов адреса X и У. Второй и третий управл ющие входы соединены с выходами 37 и 38 блока 2 управлени  и с управл ющими входами блока 11 сброса и служат дл  подачи соответственно сигнала установки, устанавливающего регист1ил 5 и б адреса в состо ние, при котором заклеиваютс  все транзисторы 27 и транзистор 28, и подача сигнала сброса, устанавливающего регистры 5 и б в состо ние,, при котором все транзисторы 27 открываютс . Блок 2 управлени  работает следующим образом. В исходном состо нии в счетчике 13 адреса находитс  адрес первого слова блока пам ти, триггер 22 режима установлен в состо ние, соответствующее режиму проверки наличи  св зей, триггер 25 ( иибки установлен в исходное состо ние. В первом слове блока пам ти содержитс  адрес первого контакта цепи, поэтому на вход 34 блока управлени  с блока 1 программ поступает сигнал признака начала цепи. При данных значени х управл ющих сигналов на входах коммутатора 23 частота с генератора 24 поступает на выход 46 коммутатора 23 и на сдвиговый вход сдвигового регистра 19. Сдвиговый регистр 19 последовательным переключением разр дов вырабатывает сигналы временной диаграммы; Сброс на элементе 14 ИЛИ, Установ на элементе 15 ИЛИ, Запись на элементе 16 ИЛИ. По сигналу Запись информаци  с выходов дешифраторов 3 и 4 записываетс  в первый 5

и второй 6 регистры, открьшаетс  транзистор 27 коммутатора 8, соединенный с перовым контактом цепи, и зар жаютс  все конденсаторы 19, сов диненные с первым контактом.

При этом на нагрузочном резисто-- ре по вл етс  импульс зар да, который поступает на вход формировател  21,привод щего этот импульс к стандартному виду; С выхода формировател  21 импульс поступает на вход коммутатора 26, состо ние управл ющих входов которого, соединенных с входа ш 34 и 35 блока 2 в режиме проверки наличи  св зей с первым контактом цепи, запрещает дальнейшее прохождёние импульса.

Последний разр д сдвигового регистра 19 соединен с входом элемента 18 ИЛИ, через который подаетс  импульс , увеличивающий код адреса; записанный в счетчике 13, на единицу,, после зтого на выходе блока 1 по вл етс  код адреса след пощего контакта первой цепи, урове.нь на входе 34 блока 2 мен етс  и тактовые импульсы начинают поступать с выхода 45 коммута тора 23 на счетчик 13 и элемент 16 ИЛИ дл  записи адреса в регистры 5 и 6 и дл  выбора слова из блока 1 пам ти . Если при этом на входе формировател  21 по вл етс  импульс зар да конденсаторов 29, через коммутатор 26 этот импульс поступает в блок 10 регистрации, где фиксируетс  ошибка - отсутствие св зи и адрес контакта , наход щегос  в отрыве, поступающий с блока 1. Если ошибки нет, выбираетс  адрес следук цего контакта первой цепи и выполн ютс  те же операции .

Аналогично провер ютс  все контакты первой цепи и другие цепи.

В последнем слове, поступающем из блока 1 программ на блок 2, содержитс  признак Конец массива , который поступает на вход 35 блока 2 управлени , перебрасывает триггер 22 режима и устанавливает счетчик 13 адреса в единичное состо ние, :

При считывании адресов пёрвьЬс коитактов цепей в режиме проверки отсучстви  лишних св зей коммутатор 23 переключен сигналами по входам 34 и 35 на выход 47, импульсы с которого поступают на сдвиговый вход сдвигового регистра 20, а при считывании адресов вторых и последующих контактов цепей коммутатор 23 переключен на выход 44

с которого сигнал поступает на вход счетчика 13, при этом производитс  считывание следующего слова без ввода его в регистры 5. В этом режиме анализируютс  св зи только между первыми контактами цепей.

Сдвиговый регистр 20 формирует временную последовательность Установка - Запись. После сигнала -Запись на вход формировател  21 должен поступить импульс зар да конденсаторов 29, при этом с выхода формировател  21 импульс через коммутатор 26 поступает на установочный вход сдвигового регистра 20, перевод  его в исходное состо н11е, и через элемент 18 ИЛИ на .счетный вход счетчика 13. Если импульс зар да конденсаторов 29 на вход 39 блока 2 управлени  не поступает, что  вл етс  признаком лишней св зи., переключаютс  следующие разр ды сдвигового регистра 20 и вырабатываютс  сигналы сброса (выход 42) регистра 20 и установки триггера 25 ошибки (выход 42).

В блоке 10 регистрации сигнал с выхода триггера 25 ошибки включает (сигнализацию наличи  лишней св зи и адреса цепи, с которой имеетс  лишн   св зь. , ,

Далее производитс  второй цикл переключений сдвигового регистра 20, причем адрес в счетчике 13 остаетс  прежним. На втором цикле после сигнала Запись импульс с входа 39 блока 2 поступает на вход формировател  21, так как на первом цикле выполнен общий сброс. После этого выполн етс  последовательность oneраций , отличающа с  от указанной тем что изменение адреса в счетчике 13 происходит в сторону уменьшени  адреса , так как импульсы- подаютс  на вычитающий вход счетчика 13 через первый элемент 17 ИЛИ ввиду измене ,ни  состо ни  триггера 25 ошибки. При подключении резистора 30 к лишней св зи триггер 25 повторно вырабатывает сигнал ошибки, который поступает в блок 10 регистрации.

Таким образом, использование конденсаторов 29, блока 11 сброса и резистора 30 позвол ет исключить из устройства второй коммутатор, что повьваает его нгщежность, и производить опрос каждой точки однократно, повыша  тем самым быстродействие устройства .

«ft

M

f «o Ч

J±

D

«М

Claims (3)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МОНТАЖА, содержащее блок питания, блок управления, соединенный первым выходом с первым входом блока программ, вторыми выходами - с первыми входами блока регистрации, первый коммутатор, соединенный первыми.выводами с соответствующими клеммами для подключения контролируемого монтажа, первый й второй регистры, первый и второй дешифраторы, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, в него введены резистор нагрузки, блок сброса, блок элементов И и конденсаторы, соединенные первыми выводами с общей шиной устройства, вторыми выводами с соответгствующими первыми выводами первого коммутатора, соединенного вторым выводом через нагрузочный резистор с выходом блока питания, непосредственно с первым входом блока управления и с выходом блока сброса, соединенного первым и вторым входами соответственно с первыми и вторыми входами первого и второго регистров и с третьим и четвертым выходами блока управления, соединенного пятым выходом с третьими входами первого и второго регистров, вторым и третьим входами соответственно с первым и вторым выходами блока программ/ соединенного ' вторым и третьим выходами с соответствующими вторым и третьим входами блока регистрации и соответствующими входами первого и второго дешифраторов , соединенных выходами с четвертыми входами соответственно первого и второго дешифраторов, выходы которых соединены с третьими выводами первого коммутатора, причем блок управления содержит формирователь импульсов, второй и третий коммутаторы, триггер режима, триггер ошибки, первый, второй, третий, четвертый и пятый элементы ИЛИ, первый'и второй сдвиговые регистры и задающий генератор, соединенный выходом с первым входом второго коммутатора, соединенного вторым входом с вторым входом блока управления и с первым входом третьего коммутатора, третьим вхо< дом - с выходом триггера режима и с вторым входом третьего коммутатора, первым выходом - с первыми входами первого и второго элементов ИЛИ, вторым выходом - с вторым входом второго элемента ИЛИ и с первым входом третьего элемента ИЛИ, третьим выходом - с первым входом первого сдвигового регистра, четвертым входом с первым входом второго сдвигового регистра, соединенного первым выходом с первым входом четвертого эле- мента ИЛИ, вторым выходом - с вторым входом третьего элемента ИЛИ, третьим выходом - с первым входом пятого элемента ИЛИ, соединенного вторым входом с первым выходом первого сдвигового регистра, второй выход которо- in Μ ьэ го соединен с вторым входом четвертого элемента ИЛИ, третий выход - с третьим входом третьего элемента ИЛИ, четвертый выход - с собственным вторым входом и с третьим входом второго элемента ИЛИ, соединенного выхо’ дом с первым входом счетчика адреса, соединенного вторым входом с третьим входом блока управления и с входом триггера режима, третьим-входом - с .выходом первого элемента ИЛИ, соединенного вторым входом с четвертым входом второго элемента ИЛИ, с вторым входом второго сдвигового регистра и с первым выходом третьего коммутатора, соединенного входом через формирователь импульсов с первым входом блока управления, вторым выходом с соответствующим вторым выходом блока управления, другой второй выход которого соединен с третьим входом первого элемента ИЛИ и с первым выходом триггера ошибок, второй выход которого соединен с пятым входом второго элемента ИЛИ, а вход - с соответствующим вторьвл выходом блока управления, с четвертым выходом и с третьим входом второго сдвигового регистра, выходы счетчика адреса, третьего,. четвертого и пятого элементов ИЛИ соединены соответственно с пятым, третьим и четвертым выходами блока управления.

2. Устройство по π, 1, о т ли чающееся тем, что первый коммутатор содержит транзисторы, соединенные коллекторами с вторьзд выводом коммутатора, базами - с соответствующими третьими выводами коммутатора, эмиттерами — с соответствующими первыми выводами коммутатора.

3. Устройство по π. 1 и 2, о т личающееся тем, что блок сброса содержит элемент памяти и транзистор, соединенный коллектором с выходом блока сброса, эмиттером с общей шиной устройства, базой - с выходом элемента памяти соединенного первым и входами вым и сброса.

соответственно вторым входами вторым с перблока