SU1023398A1 - Устройство дл контрол блоков пам ти - Google Patents
Устройство дл контрол блоков пам ти Download PDFInfo
- Publication number
- SU1023398A1 SU1023398A1 SU813384986A SU3384986A SU1023398A1 SU 1023398 A1 SU1023398 A1 SU 1023398A1 SU 813384986 A SU813384986 A SU 813384986A SU 3384986 A SU3384986 A SU 3384986A SU 1023398 A1 SU1023398 A1 SU 1023398A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- switch
- signal
- trigger
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
1. УСТРОЙС ВО ДЛЯ КОНТРОЛЯ БЛОЮШ ,содержащее первый комму -атор, первый и. второй формирователи сигналов, датчик напр жений, первый регистр, счетчйк, накопитель г переключатель, дешифратор адреса, схему сравнени и блок управлени , первый выход которого соединен с первыми входами накопител , счетчика и первого регистра, причем первый выход первого формировател сигналов подключен к первому входу второго формировател сигналов, второй вход которого соединен со вторым выходом блока управлени , а третий .вход с первым входом блока управлени и первьм выходом схемл сравнени , первый вход которой подключен к выходу счетчика, пер8С 4у входу переключател и второму входу первого регистра, выход которого соединен со втойлм Входом переклоочател , выход которого подключен к первому входу дешифратора адреса, выход которого соединен с первым входомпервого коммутатора, первые входы датчика напр жений и первого формировател сигналов соединесо с выходом накопител , второй вход первого коммутатора вл етс входом устройства , отгл дающеес тем, .что, с целью повьгиени быстродействи и упрснчение устройства, в него введены блок .эгшани реждагов контрол , второй -Коммутатор, шифратор , второй и третий регистры, трег , тий и четвертый форм(фователи сигна-Vлов , преобразователь кодов и блок местного управлени , причем первый и второй вхОдаа преобразовател кодов подключены соответственно к. перйому выходу датчика напр жений и к первому выходу блока местного управлени , первый вход которого соединен со вторым выходом датчика напр жений, первый вход третьего формировател сигналов подключен к выходу блока задани режимов контрол , первому входу шифратора, второму входу накопител и первому входу четвертого формировател сигналов, первый выход и второй вход которого ;соединены соответственно с третьим входом накопител , вторьмй входами блока местного управлени и шифратора и со вторым выходом блока местного управлени , третий вход которого подключен к выходу третьего формировател сигналов, второму входу дешифратора адреса, второму входу счетчика, третьему входу первого регистра, третьему входу переключател и первому входу второго коммуtv9 татора, второй вход и выходкотрро-СО го соединены соответственно с К1ходом-. первого коммутатора и со вторслм BxoV со о дом датчика напр жений, третий вхоД| вторрго коммутатора подключен ко втрСХ ) рому выходу первого форм{(ррвател сигналов, второй вход которого соединен с выходом шифратора и,третьим входе датчика напр жений, четвертый вход которого подключен к третьему входу первого фос ировател сигналов и второму выходу четвертого формировател сигналов, третий вход которого соединен с первш выходом второ- . то формировател сигналов, вторым вхо дом третьего формировател сигналов и, первым входс 1 блока задани режимов контрол , второй и третий входы кото рого подключен соответственно ко
Description
рому выходу схемы сравнени и к Тре-г тьему выходу блока управлени , четвертый вход четвертого форьг ровател сигналов соединен со вторым выходом второго фоЕ 1ировател сигналов и третьим входом преобразовател кодов , четвертый вход и выход которого прдключены соответственно к выходу переключател и ко второму входу бло1ка управлени , первый выход которого соединен со входами второго и третьего регистров, выходы которых подключе ны соответственно ко второму и к третьему входам схемы сравнени , выход преобрааовател кодов вл етс выходом устройства.
2. Устройство по П.1, отличаю Т е е с тем, что блок задает ни режимов контрол ,содержит первый и третий триггеры, п тый и шестой формирователи сигналов, первый и второй элементы задержки, причем первый и второй единичные входы первого триггера подключены соответственно к первым выходам п того и шестого .формирователей сигналов, вторые выходы которых подключешл соответственно к первому и второму единичным вхот дам второго триггера и первому Нулезому входу первого триггера, второй нулевой вход которого соединен с третьим выходом шестого формировател сигналов, первым нуЙевЕлм входом второго триггера и единичным входом третьего триггера, выход первого триггера подключен ко входу первого элемента задержки, выход которого соединен со вторым нулевым входом второго триггера и пёрвь 1 нулевым входом третьего триггера, второй нулевой вход которого подключен к выходу второго элемента задержки, вход которого соединен с выходом второго триггера , первым входом п того формировател сигналов и выходом третьего
триггера, первый вход шестого формировател сигналов и второй вход п того формировател сигналов вл ютс .соответственно первым и вторым входами блока, второй вход шестого фор 1ировател сигналов и третий вход п того формировател сигналов объединены и вл ютс третьим входом блока, выходом которого вл ютс выходы триггеров .
, 3. Устройство по пп 1 и 2, о т л и ч а ю,щ е е с тем, что блок местного уп эавлени содержит четвертый , п тый и шестой триггеры, третий элемент задержки, элемент ИЛИ и элементы И, первые входы которых соединены с выходом четвертого триггера, причем второй вход первого элемента И подключен к выходу п того триггера, вторые входы второго и третьего элементов И соединены соответственно с единичнь и с нулевым В14ходами шестого триггера, единичный вход которого подключен к выходу четвертого элемента И, нулевые входы триггеров соединены с выходом элемента ИЛИ, первый вход которого подключен к выходу трет ье го элеме нт а. з адержк и, вход которого соединен с выходом первого элементам, второй вход четвертого элемента И и единичш вход п того триггера объединены и вл ютс первым входом блока, третьи входы первого, второго и третьего элементов И объединены и вл ютс вторым входе блока, единичный вход Четвертого триггера и второй вход элемента ИЛИ объединены и вл ютс третьим входом блока, выходы второго и третьего элементов И объединены и вл ютс первъгм выходом блока, выход первого элемента И н выход етвертого триггера объединены и вл ютс вторым выходом блока.
Изобретение относитс к вычислительной технике и может быть использовано дл контрол блоков посто нной пам ти, а также дл контрол логических блоков.
Известно устройство дл контрол блоков пам ти, содержащее блок ввода информации, блок управлени , адре ный блок, блок синхронизацииj блок сравнени , коммутатор ij .
Недостатком этого устройства вл етс низка достоверность контрол
Наиболее близким техническим решением к данному изобретению вл етс устройство дл контрол блоков
пам ти, содержащее адресный коммута тор, блок анализа неисправностей и логической обработки, блок оперативной пам ти, блок управлени , блок
5 генерации стимулирую 1их воздействий, блок пам ти неисправностей, блок вы влени неисправностей .
Недостатками известного устройства вл ютс его сложность, больша трудоемкость контрол и низкое быстродействие , обусловленные применением программ дл процесса контрол , вводом программ с перфолент в оператив:ную пам ть устройства и необходивмс 5 тью частой смены програкм.
Цель изобретени - повышение быстродействи и упрощение устройства. Поставленн цель достигаетс тем, что в устройство дл контрол блоков пам ти, содержащее первый коммутатор, первый и второй формирователи сигна- 5 лов, датчик напр жений, первый pef гистр, .счетчик, накопитель, переключатель , дешифратор адреса, схему сра:внени и блок управлени , первый выход которого соединен с первыми вхо- 10 дами накопител , счетчика и первого регистра, причем первый выход первого формировател сигналов подключен к первому входу второго формировател сигналов , второй вход которого соединен 15 со вторым выходом блока управлени , а третий вход ,- с первЕвд входом блока управлени и первьм выходом cxeNM сравнени , первый вход которой подклю-. чен к выходу счетчика, первому входу 20 переключател игвторому входу первого регистра, выход .которого соединен со BTOpEiM входом переключател , выход которого подключен к первс 4у входу дешифратора адреса, выход которого сое- 25 динен с первым входом первого комлутатора , первые входы датчика напр жений и первого формировател сигналов соединегал с выходом накопител , второй вход первого коммутатора в- -л етс входом устройства, введены блок задани режимов контрол , второй кс лмутатдр, шифратор, второй и третий регистры, третий и четвертый формирователи сигналов, преоораэова- тель кодов и блок местного управле- ни , причем первый и второй входы tipe (Образовател кодов подключены соответственно к. первому выходу датчика напр жений и к первому выходу блока местного управлени , первый вход 40 которого соединен со вторым выходом датчика напр жений первый вход третьего формировател сигналов подклкгчен к выходу блока задани режимов контрол , первомучвходу шифратора, 45 второму входу накопител и первому входу четвертого формировател сигналов , первый выход и второй вход которого соединены соответственно с третьим входом накопител г вторыми вхо- ы дами блока местного управлени и ашфpaTOt и со вторым выходом блока местного управлени , третий вход кото- рогр подключен к выходу третьего форт мировател сигналов, второму входу дешифратора адреса, второму входу счетчика, третьему входу первого ре ,гистра, третьему входу переключател 1и первому входу второго коммутатора, второй вход и выход которого соединены соответственно с выходом первогобО коммутатора и со вторым входом датчика напр жений, третий вход второго коммутатора подключен ко второму выходу первого формировател сигналов , второй вход которого соединен 65
с выходом шифратора и третьим входсм датчика напр жений, четвертый вход которого подколочен к третьему входу первого формировател сигналов и второму выходу четвертого формировател сигналов, третий вход которого соединен с первым выходом второго формировател сигналов, вторым входо третьего формировател сигналов и первым входсм блока задани режимов тсонтрол , второй и третий входы коаброго подключены соответственно ко второму выходу схемы сравнени и к третьему выходу блока управлени , четвертый вход четвертого формировател сигналов соединен со вторым выходом второго рмировател сиг .налов и третьим входом преобразовател кодов, четвертый вход и выход которого подключены соответственно к выходу переключател и ко второму входу блока управлени , первый выход которого соединен со входами второго и третьего регистров, выходш которых подключены соответственно ко второму и к третьему входам сх:емы сравнени , выход преобразовател кодов вл етс выходом устройства
Кроме того, блок задани режийов контрол содержит первый, второй и третий триггеры, п тый и шестой формирователи сигналов, первый и второй эл 4енты задержки, причем первый и второй единичные входы первого триггера подключены соответственно к первым выходам п того и шестого формирователей сигналов, вторые выходы которых подключены соответст вено к первому и второму единичньм входам второго триггера и первому нулевому входу первого триггера, второй нулевой вход которого соеди г нен с третьим выходом шестого формировател сигналов, первым нулевым входом второго триггера и единичньм входом третьего триггера, выход первого триггера подключен ко входу первого элемента задержки, выход которого соединен со вторым нулевым входом второго триггера и первым нулевым входом третьего триггера , второй нулевой вход которого подключен к выходу всорого элемента задержки, вход которого соединен с выходом второго триггера, первый входом п того формировател сигналов и .выходом третьего триггера, первый вход шестого Формировател сигналов и второй вход п того формировател сигналов вл ютс соответственно первым и вторым входам блока, втЪрюй вход шестого Формировател сигналов и третий вход п того формировател сигналов объединены и вл ютс третьим входом блка , выходом KOifoporo вл ютс выход триггеров. Блок местного управлени содержит четвертый, п тый и шестой триг-, геры, третий элемент задержки, элемент ИЛИ и элементы И, первые входы которых соединены с выходом четвертого триггера, причем второй вход первого элементна И подключен к ааыходу п того триггера, вторые входы второго и третьего элементов И соединены соответственно с единичиьм и с нулевым выходом шестого триггера , единичный вход которого подключен к выходу четвертого элемента И, нулевые входы триггеров соединены с выходом элемента ИЛИ, первый вход которого подключен к выходу третьего элемента задержки, вход которого соединен с выходом первого элемента И, второй вход четвертого элемента И и единичный вход п того триггера объединены .и вл ютс первым входом блока, третьи входы первого, второго и третьего элементов И объединены и вл ютс вторым, входом блока, единич ный вход четвертого триггера и второй вход элемента ИЛИ объеди нены и вл ютс третьим входом блока выходы второго и третьего элементов oбъeди eны и вл ютс первым выходом блока, выход первого элемента И и выход четвертого триггера объединены и вл ютс вторым выходом блока. На фиг.1 представлена функциональна схема предложенного устройства; на фиг. 2 и 3 - соответственно функциональные блока эгшани режимов Ко.нтрол и блока местного хшравлени Устройство содержит (фиг.1) первый 1 и второй 2.коммутаторы, первый формирователь 3 сигналов, датчик напр жений 4, блок 5 местного управлени , первый регистр 6, счетчик 7, переключатель 8, дешифратор 9 а,цреса, шифратор 10, накопитель 11, второй 12 и третий 13 регистры, схему сравнени 14, второй формирователь 15 сигналов предназначенный дл формировани упра л ющих команд, третий формирователь 16 сигналов, предназначенный дл фор;мтфовани тактовых сигналов, четвертый ( формирователь 17 сигналов, предназначенный дл формировани измерительны и управл ющих сигналов, блок.18 управ лени , блек 19 задани режимов KOHTpo л и преобразователь 20 кодов. Блок задани режимов контрол содержит (фиг.2) первый 21, второй 22 и третий 23 триггер, первый 24 и второй 25 элементы задержки, п тый 26 и шестой 27 формирователи сигналов. Блок местного управлени содержит (фиг.j) четвертый 28, п тый 29 и шестой 30 триггеры , первый 31, второй 32, третий 33 и четвертый 34 элементы И и элемент ИЛИ 35. Устройство, работает сл.едующим образом . Перед началом проверки оператор через блок 18 фиг.1 вводит данные в накопитель 11 и таким образом задает виды проверки, по которым будет контролироватьс провер емый блок пам ти . Видами проверки объекта контрол ОК , может, например, быть измерение сопротивлени изол ции разобщенных цепей, определение наличи перемычек , пр мого и обратного сопротивлени переходов диода, падени напр жени на элементе и Т.д. Перед началом работы оператор кроме данных, определ ющих контролируемые параметры ОК, должен задать количество контролируемых цепей посредством ввода числа в регистры 12 и 13. При этом в схеме сравнени 14 по достижении соответствующей точки формируетс сигнал, который переключает устройство на следующий вид проверки . Начало контрол осуществл етс пуском через блок 18, при этом формируетс сигнал включени вида контрол в блоке 19 и включаетс формирователь 15 сигналом по второму входу. Формирователь 15 генерирует тактовые сигналы дл синхроиизации дальнейшей работы устройства, продвижение кото рых может быть прервано сигналом на третьем входе формировател -15. Тактовые сигналы определ ют последовательность команд, составл ющих алгоритм проверки по каждому виду контрол . Последовательностью команд, например, может быть опрос дешифратора 9 дл подключени выбранной точки, включение реле в коммутаторе 1, включение реле в KONwyTaTope 2, перевод кода адреса из счетчика 7 в регистр 6, включение формировател 17 и т.д. При включении формирювател 17 ра .боты формировател 15 прерываетс и управление передаетс формирователю 17, КОТО1Ж1Й формирует последовав тельность сигналов, поступающих на первый вход шифратора Ю. Одновременно с сигналом, из которого формирует с код операции в шифраторе 10, формируетс импульс сопровождени , которий определ ет принадлежность кода датчику 4 или формирователю 3. Управление формирователем 3 и датчиком 4 осуществл етс кодом, поступающим с выхода шифратора 10 на вход формировател 3 и вход датчика 4. п распознани принадлежности соответствующему блоку код сопровождаетс импульсом сопровождени , поступаквдим с выхода формировател 17 на . вход датчика 4 и вход формировател 3.i Формирование кода на выходе Шифратора 10 осуществл етс таким образом, что на кажда1й импульс опера дии, поступающий с формировател 17 на первый
вход шифратора 10, на его шлходе фot)мируетс п тиразр дный двоичный код. Работа шифратора 10 управл етс сигналами из блока 19, задающего вид контрол .
Объект контрол подключаетс на вход коммутатора 1. Подключение контролируемых точек производитс при включении реле в коммутаторе 1 сигналом , поступакхцим с дешифратора 9. Адрес точки задаетс счетчиком 7 или регистром 6 через переключатель 8. BiperHCTp 6 адрес может быть задан оператором или переводитс из счет-. чика 3 в процесс работы. Подключение точки объекта контрол может быть произведено включением коюлута;тора 1 одного реле на один из двух каналов или двум , одновременно.
Количество воздействий определ етс требовани ми объекта контрол . Датчик 4 может работать в двух режима : сравнение с эталонной величиной допусковый контроль или непосредственно измерение оконтролируемой величины. Работа датчика 4 контролируетс блоком 5, на вход которого поступают из датчика 4 сигналы Готовность, Конец измерени и Выход ноль-органа. Во врем измерени с выхода блока 5 в формирователь 17 поступает сигнал прерывани работы формировател 17.. Запрет снимаетс сигналом конца .мерени по сигналу результата Норма. При отсутствии сигнала Норма с выхода блока 5 на вход преобразовани кода в регист преобразовател 20 вводитс код «адреса провер емых чек объекта контрол с выхода переключател 8 и код результата контрол , с выхода датчика 4, которые вывод тс на выход преобразовател 20.
Таким образом, в предложенном устройстве дл процесса контрол не требуетс грокюздких программ, отсутствуют блоки считывани информации с перфоленты , а введение формирователей 16 и 17, шифратора 10 блока 19 и блока 5 позвол ет сократить примерно в тридцать раз врем на проверку одного блока пам ти.
Технико-экономические преимущеси ,ва предложенного устройства заключаютс в его упрощении и более высоком быстродействии по сравнению с прототипом .
19
V
mVt
om15 omlS Pus.2
Claims (3)
1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ ПАМЯТИ,* содержащее первый коммутатор, первый и. второй формирователи сигналов, датчик напряжений, первый регистр, счетчик, накопитель, переключатель, дешифратор адреса, схему сравнения и блок управления, первый выход которого соединен с первыми входами накопителя, счетчика и первого регистра, причем первый выход первого формирователя сигналов подключён к первому входу второго формирователя сигналов, второй вход которого соединен со’ вторым выходом блока управления, а третий вход с первым входом блока управления и первьм выходом схеъм сравнения, первый вход которой подключен к выходу счетчика, первому входу переключателя и второму входу первого регистра, выход которого соединен со вторым входом переключателя, выход которого подключен к первому входу дешифратора адреса, выход которого соединен с первым входом, первого коммутатора, первые входы датчика напряжений и первого формирователя сигналов соединены с выходом накопителя, второй вход первого коммутатора является входом устройства, отличающееся тем, что, с целью повышения быстродействия и упрощение устройства, в него введены блок задания режимов контроля, второй коммутатор, шифратор, второй и третий регистры, трет тий и четвертый формирователи сигна-v лов, преобразователь кодов и блок местного управления, причем первый и второй входа преобразователя кодов подключены соответственно к. первому выходу датчика напряжений и к первому выходу блока местного управления, первый вход которого соединен со вторым выходом датчика напряжений, первый вход третьего формирователя сигналов подключен к выходу блока задания режимов контроля, первому входу шифратора, второму входу накопителя и первому входу четвертого формирователя сигналов, первый выход и второй вход которого § / соединены соответственно с третьим входом накопителя, вторыми входами блока местного управления и шифратора и со вторым выходом блока местного управления, третий вход которого подключен к выходу третьего формирователя сигналов, второму входу дешифратора адреса, второму входу счетчика, третьему входу первого регистра, третьему входу переключателя и первому входу второго коммутатора, второй вход и выход которо- · го соединены соответственно с выходом; первого коммутатора и со вторым входом датчика напряжений, третий вход) второго коммутатора подключен ко втО· рому выходу первого формирователя сигналов, второй вход которого соединен с выходом шифратора и^третьим входом датчика напряжений, четвертый вход которого подключен к третьему входу первого формирователя сигналов и второму выходу четвертого формирователя сигналов, третий вход которого соеди нен с первым выходом второ- . го формирователя сигналов, вторым входом третьего формирователя сигналов и, первым входом блока задания режимов контроля, второй и третий входа которого подключен соответственно ко втог·· рому выходу схемы сравнения и к третьему выходу блока управления, четвертый вход четвертого формирователя сигналов соединен со вторым выходом второго формирователя сигналов и третьим входом преобразователя кодов, четвертый вход и выход которого подключены соответственно к выходу переключателя и ко второму входу блока управления, первый выход которого соединен со входами второго и третьего регистров, выходы которых>подключе· ны соответственно ко второму и к третьему входам схемы сравнения, выход преобразователя кодов является выходом устройства.
2. Устройство по п.1, отличающееся тем, что блок зада- , ния режимов контроля,содержит первый и третий триггеры, пятый и шестой формирователи сигналов, первый и второй элементы задержки, причем первый и второй единичные входы первого триггера подключены соответственно к первым выходам пятого и шестого .формирователей сигналов, вторые выходы которых подключены соответственно к первому и второму единичным вхоч дам второго триггера и первому нулевому входу первого триггера, второй нулевой вход которого соединен с третьим выходом шестого формирователя сигналов, первым нулевым входом второго триггера и единичным входом третьего триггера, выход первого триггера подключен ко входу первого элемента задержки, выход которого соединен со вторым нулевым входом второго триггера и первые нулевым входом третьего триггера, второй нулевой вход которого подключен к выходу второго элемента задержки, вход которого соединен с выходом второго триг-: гера, первым входом пятого формирователя сигналов и выходом третьего триггера, первый вход шестого формирователя сигналов и второй вход пятого формирователя сигналов являются соответственно первым и вторым входами блока, второй вход шестого*формирователя сигналов и третий вход пятого формирователя сигналов объединены и являются третьим входом блока, выходом которого являются выходы триггеров.
, 3. Устройство по пп 1 и 2, о тл и ч а ю.щ е е с я тем, что блок местного управления содержит четвер1 тый, пятый и шестой триггеры, третий элемент задержки, элемент ИЛИ и элементы И, первые входы которых соединены с выходом четвертого триггера, причем второй вход первого элемента ,И подключен к выходу пятого триггера, вторые входы второго и третьего элементов И соединены соответственно с единичный и с нулевым выходами шестого триггера, единичный вход которого подключен к выходу четвертого элемента И, нулевые входы триггеров соединены с выходом элемента ИЛИ, первый вход которого подключен к выходу третьего элеме нт а. э адержк и, вход которого соединен с выходом первого элемента И, второй вход четвертого элемента И и единичный вход пятого триггера объединены и являются первый входом блока, третьи входы первого, второго и третьего элементов И объединены и являются вторым входом блока, единичный вход (четвертого триггера и второй вход элемента ИЛИ объединены и являются третьим входом блока, выходы второго и третьего элементов И объединены и являются первый выходом блока, выход первого элемента И и выход четвертого триггера объединены и являются вторым выходом блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813384986A SU1023398A1 (ru) | 1981-11-05 | 1981-11-05 | Устройство дл контрол блоков пам ти |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813384986A SU1023398A1 (ru) | 1981-11-05 | 1981-11-05 | Устройство дл контрол блоков пам ти |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1023398A1 true SU1023398A1 (ru) | 1983-06-15 |
Family
ID=20993440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813384986A SU1023398A1 (ru) | 1981-11-05 | 1981-11-05 | Устройство дл контрол блоков пам ти |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1023398A1 (ru) |
-
1981
- 1981-11-05 SU SU813384986A patent/SU1023398A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR840004963A (ko) | 데이타 입력 키보드장치 | |
SU1023398A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1166120A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1043572A1 (ru) | Устройство дл контрол монтажа | |
SU1243010A1 (ru) | Устройство дл определени состо ни критической ситуации | |
SU1104589A1 (ru) | Устройство дл контрол записи информации в программируемые блоки пам ти | |
SU1501064A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU1157544A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
SU935963A1 (ru) | Устройство дл контрол печатающего механизма | |
SU1336037A1 (ru) | Устройство дл контрол электрического монтажа | |
SU1599859A1 (ru) | Устройство дл контрол однотипных блоков | |
SU840817A1 (ru) | Устройство дл диагностики системАВТОМАТичЕСКОгО упРАВлЕНи | |
SU1259270A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1180898A1 (ru) | Устройство дл контрол логических блоков | |
SU1117643A1 (ru) | Устройство дл контрол мажоритарных схем | |
SU758174A1 (ru) | Устройство для проверки электрического монтажа 1 | |
SU1674128A1 (ru) | Устройство дл локализации неисправностей | |
SU868843A1 (ru) | Устройство дл контрол блоков посто нной пам ти | |
SU472312A1 (ru) | Устройство дл контрол правильности радио и электрического монтажа | |
SU1529226A1 (ru) | Устройство дл контрол программ | |
SU1481800A1 (ru) | Устройство дл проверки электрического монтажа | |
SU1298750A1 (ru) | Устройство дл обнаружени сост заний в синхронизируемых дискретных блоках | |
SU1269130A1 (ru) | Вычислительное устройство дл реализации логических функций | |
RU1783529C (ru) | Устройство дл контрол программ | |
SU1589281A2 (ru) | Устройство дл обнаружени ошибок в дискретной последовательности |