SU1481800A1 - Устройство дл проверки электрического монтажа - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано в автоматизированных системах контрол  дл  автоматической проверки качества электрического монтажа с управлением от ЭВМ. Цель изобретени  - повышение быстродействи  устройства. Устройство содержит коммутационные группы 1, дешифраторы 2 св зи с объектом, диоды 3 и коммутаторы 4 опроса параллельного типа, дешифраторы опорного 5 и текущего 6 адресов, счетчик 7 групп, блок 8 компараторов, регистр 9 последнего адреса, схему 10 сравнени , мультиплексор 11, первый элемент ИЛИ 12, первую комбинационную схему 13, третий элемент ИЛИ 14, элемент НЕ 15, элемент И 16, генератор 17 импульсов, второй элемент ИЛИ 18, вторую комбинационную схему 19, второй триггер 20, одновибратор 21, первый триггер 22, информационный вход 23, входы признака режима 24, признака записи 25 и признака чтени  26, информационный выход 27, первый 28 и второй 29 выходы готовности устройства. Принцип контрол  монтажа, прин тый в устройстве, основан на последовательном вы влении электрических св зей каждой точки монтажа (опорной точки) со всеми последующими и исключении из дальнейшего контрол  точек, проверенных ранее. Нулевой сигнал с одного из выходов группы дешифраторов 2 через объект контрол  и коммутатор 4 поступает на блок 8 компараторов. Сигнал о наличии соединени  с выхода блока компараторов поступает на выход готовности устройства и блокирует через элемент ИЛИ 18 дальнейшую работу счетчика 7. 3 ил.

Description

Изобретение относитс  к вычислительной технике и автоматике и может быть использовано в автоматизированных системах контрол  дл  автоматической проверки качества электрического монтажа с управлением от ЭВМ.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На фиг. 1 представлена схема устройства; на фиг. 2 -  чейка блока компараторов; на фиг. 3 - временна  диаграмма работы устройства.

Устройство содержит коммутационные группы 1, дешифраторы 2 св зи с объектом, разделительные диоды 3 и коммутаторы 4 опроса, дешифраторы 5 и 6 опорного и текущего адресов соответственно , счетчик 7 групп, блок 8 компараторов, регистр 9 последнего адреса, схему 10 сравнени , мультиплексор 11, первый элемент ИЛИ 12, первую комбинационную схему 13, третий элемент ИЛИ 14, элемент НЕ 15, элемент И 16, генератор 17 импульсов , второй элемент ИЛИ 18, вторую комбинационную схему 19, второй триггер 20, одновибратор 21, первый триггер 22, информационный вход 23, вход 24 признака режима, вход 25 признака записи, вход 26 признака чтени , информационный выход 27, первый 28 и второй 29 выходы готовности устройства . Блок 8 компараторов (фиг. 2) состоит из  чеек 30, содержащих компаратор 31, резисторы 32 и 33 делител  напр жени  и токозадающий резистор 34.

Устройство св зано с параллельным интерфейсом ЭВМ, причем выходной регистр ЭВМ  вл етс  регистром опорного адреса устройства, выход регистра состо ни  ЭВМ подключен к входу 24, выходы 28 и 29 готовности подключены к входам запроса прерывани  ЭВМ.

I

Устройство работает следующим образом ,

5 Адрес последнего коммутатора 4 опроса (последний адрес), завис щий от количества точек в объекте, записываетс  по входу 23 в регистр 9, режим записи которого устанавливаетс  первой

0 комбинационной схемой 13 сигналами по входам 24 и 25. В дальнейшем до конца контрол  регистр 9 находитс  в режиме хранени . Адреса опорных точек (опорные адреса) задаютс  от ЭВМ и записываютс  в счетчик 7, который устанавливаетс  в режим записи при отсутствии сигнала на входе 24. Опорный адрес после дешифровани  дешифратором 5 преобразуетс  в достаточ- но усиленный сигнал логического О на соответствующем выходе дешифратора 2 группы 1. От источника питани  (не показан) по одной или нескольким (в зависимости от наличи  электричес5 ких св зей в объекте) цеп м - резис5

51481800

ЗА  чейки 30 блока 8 компараторов,

вы ад ка то че сч ед

канал выбранного дешифратором 6 ком- мутатора 4, цепь в объекте, диод 3, адресованный выход дешифратора 2 - протекает ток, образу  на резисторе 34 падение напр жени , которое сравниваетс  компаратором 31 с опорным напр жением, задаваемым делителем на резисторах 32 и 33. При этом ток адресованного выхода дешифратора 2 не превышает суммарного тока всех входов блока 8 компараторов, а остальные выходы дешифратора 2 отключены диодами 3 или :не имеют св зи с провер емой цепью. Таким образом, открываетс  возможность провер ть объекты с неограниченным числом точек в цепи и осуществл ть самоконтроль устройства на целостность цепей св зи с объектом установкой объекта-замыкател .

С выхода блока 8 компараторов информаци  о св з х контролируемых точек с опорной (наличие логической 1 на выходах соответствующих  чеек 30) поступает на включенные параллельно элемента ИЛИ 12 и мультиплексора 11 и далее на выход 27. После записи опорного адреса управл юща  ЭВМ производит чтение состо ни  блока 8 компараторов по выходу 27. При выполнении операции чтени  на вход 26 поступает стробирующий импульс, который в комбинации с отсутствием сигнала на входе 24 устанавливает триггер 20 в состо ние 1.

По фронту очередного импульса от генератора 17 триггер 20 устанавливаетс  в состо ние 0. и одновибра- тор 21 вырабатывает короткий импульс устанавлива  триггер 22 в состо ние О. Таким образом, на выход элемента ИЛИ 18 проходит спад счетного импульса , который поступает на вход счетчика 7 и добавл ет к записанному ранее адресу единицу. Таким обра- зом осуществл етс  синхронизаци  обращений ЭВМ с частотой генератора 17. В соответствии с новым адресом к бло- ку 8 компараторов подключаетс  очередной коммутатор 4. Если ни одна точка , подключенна  к адресованному коммутатору 4, не св зана с опорной, то на информационный вход триггера 22 через первый вход элемента ИЛИ 14 поступает сигнал логического О с элемента ИЛИ 12, а если св зана, то - логической 1.

На второй вход элемента ИЛИ 14 с выхода схемы 10 сравнени  последнего адреса поступает логический О, так как на ее входах разные адреса, Поэтому , в случае существовани  электрической св зи триггер 22 по фронту счетного импульса устанавливаетс  в единичное состо ние и запрещает прохождение импульсов через элемент ИЛИ 18 на вход счетчика 7. Логическа  1 с выхода триггера 22 через вторую комбинационную схему 19 (см. таблицу) поступает на выход 28 и

вызывает прерывание программы. Управл юща  ЭВМ устанавливает сигнал на входе 24, управл  , таким образом, мультиплексором 11, и производит чтение состо ни  счетчика 7. Далее ЭВМ .

снимает сигнал с входа 24 и производит чтение состо ни  блока 8 компараторов , разреша  дальнейшую работу счетчика 7. Данные истинности комбинационных схем приведены в таблице . .

Таким образом, поиск электрических св зей продолжаетс  до совпадени  адреса на выходе счетчика 7 с последним адресом, записанным в регистре 9. В этом случае на выходе схемы 10 сравнени  по вл етс  сигнал логической 1, которъй после прохождени  через элемент ИЛИ 14 поступает на ин-

формационный вход триггера 22. Логическа  1 с выхода триггера 22 поступает через вторую комбинационную схему 19 на выход 29 и вызывает пре : рывание программы. Управл юща  ЭВМ воспринимает прерывание по выходу 29 как конец цепи и, если проверены не все опорные точки, устанавливает следующий опорный адрес. Таким образом, началом отсчета дл  следующего цикла

поиска  вл етс  очередна  опорна  точка. Поэтому количество контролируемых точек уменьшаетс  по мере приближени  опорного адреса к последнему , записанному в регистре 9.

Claims (1)

1. Формула изобретени 

   Устройство дл  проверки электрического монтажа, содержащее дешифра- тор опорного адреса, дешифратор текущего адреса, генератор импульсов, счетчик групп, регистр последнего адреса, схему сравнени , первый триггер , элемент И, группу дешифраторов св зи с объектом и группу коммутаторов .опроса, стробирующий вход каждого дешифратора св зи с объектом группы соединен с одноименным выходом дешифратора опорного адреса, стробирую- щий вход и информационные входы каждого коммутатора опроса группы подключены соответственно к одноименному выходу дешифратора текущего адреса и выводам устройства, используемым дл  подключени  объекта, контрол , информационный вход устройства соединен с информационными входами счетчика групп и регистра последнего адреса, выход которого подключен к первым входам схемы сравнени , вторые входы которой соединены с выходом счетчика групп и .входом дешифратора текущего адреса, отличающеес  тем, что, с целью повышени  быстро- действи  устройства, в него введены разделительные диоды по числу выходов дешифраторов св зи с объектом группы, элемент НЕ, с первого по третий элементы ИЛИ, одновибратор, вто- рой триггер, блок компараторов, мультиплексор , перва  и втора  комбинационные схемы, информационные входы дешифратора опорного адреса и дешифраторов св зи с объектом подключе- ны к информационному входу устройства , выходы коммутаторов группы соединены по схеме МОНТАЖНОЕ ИЛИ и подключены к входу блока компараторов, выход которого соединен с входом пер- вого элемента ИЛИ и первым информационным входом мультиплексора, второ информационный и стробирующий входы которого соединены соответственно с выходом счетчика групп и входом признака режима устройства, который подключен к входу элемента НЕ и первому входу первой комбинационной схемы, второй вход, первый и второй выходы которой соединены соответственно с входом признака записи устройства, стробирующим входом регистра последнего адреса и входом разрешени  записи счетчика групп, вход сложени  которого подключен к синхровходу первого триггера и выходу второго элемента ИЛИ, первый вход которого соединен с синхровходом второго триггера и с выходом генератора импульсов , второй-вход второго элемента ИЛИ подключен к второму входу второй комбинационной схемы и к выходу первого триггера, информационный вход и вход сброса которого соединены соответственно с выходом третьего элемента ИЛИ и выходом одновибра- тора, вход которого подключен к выходу второго триггера, информационны и установочный входы которого соединены соответственно с шиной нулевого потенциала и выходом элемента И, .первый и второй входы которого подключены соответственно к входу признака чтени  устройства и выходу элемента НЕ, выход мультиплексора соединен с информационным выходом устройства, выход первого элемента ИЛИ подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом схемы сравнени  и первым входом второй комбинационной схемы, выходы которой подключены к выходам готовности устройства, выходы дешифраторов св зи с объектом соединены с одноименными входами коммутаторов группы через разделительные диоды.

   .L

   f

   g

   .poo

   oo о о

   Т