SU1275548A1 - Устройство дл контрол интегральных микросхем оперативной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислиtejibHofl технике и может быть исполь .зовано дл  функционального контрол  интегральных микросхем оперативной пам ти. Целью изобретени   вл етс  повышение достоверности контрол . Устройство содержит генератор импульсов , цифровой компаратор, регистратор брака, счетчик-делитель, коммутатор, счетчик адреса, мультиплексор , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент разв зки. В устройстве обеспечиваетс  формирование тестовой последовательности , использукицей в качестве данных дл  проверки пр мые и инверсные значени  всех разр дов адреса контролируемой микрдсхё йГ па-; м ти. 1 ил.

Description

ю ел ел

42

(Х

1

Изобретение относитс  к вычислительной технике и«может быть использовано дл  .фун кционального контрол  интегральных микросхем оперативной пам ти.

Целью изобретени   вл етс  позышение достоверности контрол .

На чертеже представлена функциональна  схема устройства.

Устройство содержит генератор 1 импульсов, цифровой компаратор 2,регистратор 3 брака, счетчик-делитель 4, коммутатор 5, счетчик 6 адреса, мультиплексор 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, элемент 9 разв зки, управл ющий вхбД 10, информационный вход 11 первый 12 и второй 13 управл ющие выходы, а также адресньй 1.4 и информационный 15 выходы.

Устройство работает следующим, образом ,

В исходном состо нии регистратор 3 брака находитс  в состо нии Не годен и низким уровнем напр жени  с выхода блокирует по установочному входу счетчик 6 адреса, выходы которого наход тс  в нулевом состо нии. При подаче сигнала Пуск на управл I ющий вход 10 устройства регистратор 3 брака переходит врежим Годен и разрешает счет счетчику 6 адреса,на вход которого поступает одна из частот с выхода счетчика-делител  4, Частота устанавливаетс  коммутатором 5 в зависимости от быстродействи  испытуемой микросхемы оперативной пам ти. Все выходы счетчика 6 адреса наход тс  в нулевом состо нии , поэтому (п + 1)-й выход.задает режим Запись дл  испытуемой микросхемы пам ти по первому управл ющему выходу, а также запрещает работу цифрового компаратора 2. На адресный выход 14 устройства поступают все нули.

Мультиплексор 7 коммутирует информацию с младшего разр да счетчика 6 адреса, так как на его управл ющие входы поступают нулевые сигналы,Информаци  с мультиплексора 7, не инвертиру сь на схеме ИСКЛЮЧАЮЩЕЕ ИЛИ 8, поступает на информационный вход 15 устройства. Таким образом, первым тактовым импульсом по нулевому адрес5 в испьггуемую микросхему запишетс  лохический нуль. Следующий тактовый импульс добавит единицу к адресу и по этому адресу запишет едини755482 ,

цу, т.е. в пам ти пропишетс  ийфор маци 

01010101 ,.. 01 ,

Когда пропишетс  вс  пам ть,(п + 1)-й разр д счетчика 6 адреса установитс  в состо ние единицы, что разрешит работу цифрового компараIQ тора 2 и переведет режим работы испытуемой микросхемы пам ти в режим Чтение, а п младших адресных разр дов двоичного управл ющего счетчика обнул етс . Теперь в каждом

,j тактовой импульсе происходит сравнение записанной в испытуемую микросхему пам ти информации с младшим адресным разр дом, поступающим через мультиплексор 7 и элемент ИСКШО20 ЧАЮЩЕЕ ИПИ 8 на вторую группу входов цифрового Компаратора 2, Если хот  бы по одному адресу произойдет несравнение, то регистратор брака .3 перейдет в состо ние Не годен

25 и заблокирует счет счетчика 6 адреса, Если несравнени  не произошло, то счетчик досчитает до (п 2)-х на (п + 2)-м выходе по витс  едищца. а младшие (п 1) разр ды счетчика обнул тс , В этом случае цикл записи начинаетс  снова, аналогично описанному способу, с той лишь разницей , что элемент ИСКЛЮЧАХЩЕЕ ИЛИ 8 начинает инвертировать информацию с младшего адресного разр да, а в испытуемую микросхему пам ти пропишетс  инверсна  информаци 

10,

10101010

после чего произойдет сравнение записанной информации с эталонной4 Если не произошло несравнение,то (п + 3)-й разр д счетчика 6 адреса установитс  в единицу, а (п + 2) младших разр дов счетчика 6 адреса обнул тс ,В этом случае через муль типлексор 7, элемент ИСКПКНАЮЩЕЕ ИЛИ 8 на информационный выход устройства поступает информаци  со следующего

адресного разр да ив пам ть пропишетс  информаци 

001100110011 ,,,0011,

после чего произойдет сравнение, запись инверсной информации

Claims (1)

110011001100 ,,, 1100 и оп ть сравнение. Точно таким же образом происход т циклы записи чтени  дл  всех остальных адресных выходов счетчика 6 адреса. Две последние комбинации, когда пам ть прописы ваетс  старшим адресным кодом, выгл  д т следующим образом: 000 ... 000111 ... 111 111 ... 111000 ... 000, где нули и единицы занимают ровно по ловину объема испытуемой микросхемы. Если в течение определенного времени (характерного дл  каждого типа испытуемой микросхемы) не произошло несравнени , микросхема признаетс  годной. Формула изобретени  Устройство дл  контрол  интеграль ных микросхем оперативной пам ти,содержащее генератор импульсов, цифровой компаратор и регистратор брака, первый вход которого  вл етс  управл ющим входом устройства, о т л и чающее с  тем, что, с целью повышени  достоверности контрол , в него введены-счетчик-делитель, комму татор, счетчик адреса, мультиплексор , элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент разв зки, причем вход рчетчикаделител  подключен к выходу генератора импульсов, а выходы соединены с входами коммутатора, выход которого подключен к синхровходу счетчика адреса и  вл етс  первым управл ющим выходом устройства, выходы первой группы счетчика адреса соединены с входами элементов разв зки и информационными входами мультиплексора, управл ющие входы которого подключены к входам второй группы счетчика адреса, а выход соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен к первому информационному входу цифрового компа-г ратора и  вл етс  информационным stf ходом устройства, один выход счет чика адреса соединен с управл кщим входом цифрового компаратора и  вл  етс  вторым управл ющим выходом устройства , а другой подключен к первому входу элемента ИСКЛЮЧАШЦЕЕ ИЖ, второй информационный вход цифрового компаратора  вл етс  информационным входом устройства, а выход подключен к второму входу регистратора брака, выход которого соединен с установочным входом счетчика ад реса, выходы элементов разв зки  вл ютс  адресными выходами устройства.