SU1691841A1 - Устройство дл контрол цифровых объектов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в системах технического диагностировани  дискретных объектов. Цель изобретени  - повышение быстродействи . Устройство содержит блок пам ти, счетчик адреса, дешифратор , три регистра, формирователь испытательных последовательностей, распределитель импульсов, блок коммутации, генератор импульсов, сигнатурный анализатор , блок индикации, генератор псевдослучайных чисел, формирователь синхросигналов. Устройство позвол ет формировать на входах провер емого объекта три вида сигналов - псевдоциклический код, псевдослучайные сигналы и сдвинутые син- хросерии. Эффективность устройства повышаетс  при проверке схем, проектирование которых выполнено с учетом контролепригодности . 1 з.п, ф-лы, 5 ил.

Description

сл

с

Изобретение относитс  к вычислительной технике и может быть использовано в системах тестового диагностировани .

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 представлена схема устройства дл  контрол  цифровых объектов; на фиг. 2 - схема распределител  импульсов; на фиг. 3 - схема формировани  синхросигналов; на фиг. 4 - схема сигнатурного анализатора; на фиг. 5 - схема блока коммутации.

Устройство содержит блок 1 пам ти, счетчик 2 адреса, дешифратор 3, регистр 4, формирователь 5 испытательных последовательностей , регистр 6, регистр 7, распределитель 8 импульсов, блок 9 коммутации, генератор 10 импульсов, сигнатурный анализатор 11, блок 12 индикации, генератор 13 псевдослучайных чисел и формирователь 14 синхроимпульсов. На фиг. 1 показаны также

объект 15 контрол  и rpynjia управл ющих входов устройства: 16.1 - вход записи, 16.2 - тактовый вход, 16.3 - первый установочный вход, 16.4 - второй установочный вход, 16.5 - третий установочный вход и 16.6 - вход разрешени , а также группа 17 информационных входов.

Распределитель 8 импульсов состоит из элемента И 18, а также первого 19 и второго 20 элементов задержки.

Формирователь 14 синхросигналов образуют элементы 21 задержки, мультиплексоры 22 и регистр 23.

Сигнатурный анализатор 11 содержит элементы И 24, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 25,триггеры 26 и сумматор 27 по модулю два.

БлокЭ коммутации выполнен на мультиплексорах 28.

сь ю

со

Јь

Устройство работает следующим образом .

Перед началом проверки по входам 16 и 17 производитс  настройка аппаратуры в соответствии со спецификой провер емого объекта 15. В блок 1 пам ти записываетс  последовательность слов, определ юща  пор док выдачи на объект 15 контрольных сигналов в программируемом режиме. В каждую  чейку блока 1 записываетс  слово, состо щее из пол  номера контакта и пол  кода сигнала, который необходимо сформировать по этому контакту в текущем такте проверки. Во второй регистр б в режиме настройки заноситс  информаци , определ юща  тип сигнала, выдаваемого по соответствующему контакту объекта 15 (в данном устройстве имеетс  три типа испытательных сигналов: программируемые сигналы с выходов регистра 4, равноверо тные псевдослучайные сигналы от ГПСЧ 13 и синхросигналы с выходов формировател  14). Содержимое третьего регистра 7 определ ет дл  каждого контакта объекта 15,  вл етс  ли данный контакт выходным или входным. Если контакт  вл етс  выходным, то в режиме настройки в соответствующий разр д регистра 7 заноситс  единица. Единичное состо ние данного разр да регистра 7 переводит выход соответствующего мультиплексора 28 блока 9 в третье (высоко- импедансное) состо ние, защища  выход объекта 15 от перегрузки. Это же единичное состо ние открывает соответствующий элемент И 24 сигнатурного анализатора 11 идает возможность регистрации выходной последовательности с данного (выходного) контакта объекта контрол  15 анализатором 11.

В режиме настройки осуществл етс  также загрузка информации в регистр 23 формировател  синхросигналов 14. Настроечна  информаци  определ ет временное положение каждого из синхроимпульсов, формируемого формирователем 14.

Все процедуры загрузки производ тс  при нулевом состо нии сигнала на входе 16.6 разрешени , которое блокирует выработку синхросигналов формировател  14.

Сигнал начальной установки (цепи начальной установки на фиг. 1 не показаны) сбрасывает счетчик 2 адреса в нулевое состо ние , устанавливает в нулевое состо ние триггеры 26 сигнатурного анализатора 11, а также устанавливает в некоторое (ненулевое ) фиксированное начальное состо ние генератора 13.

В соответствии с содержимым второго регистра 6 все входные контакты объекта разделены на три группы: контакты, по которым формируетс  детерминированна  временна  диаграмма путем генерации псевдоциклического кода на регистре 4, контакты, по которым поступают равноверо тные псевдослучайные сигналы от генератора 13,

и контакты, по которым поступают синхро- серии от формировател  14.

Вид сигнала, поступающего на входной контакт объекта 15, определ етс  кодом соответствующей группы выходов регистра 6,

0 поступающим на адресные входы соответствующего мультиплексора 28 и блока 9 и подключающий к выходам данного мультиплексора 28 и, следовательно, к входу объекта контрол  требуемый тип сигнала. Дл 

5 входных контактов объекта 15 нулевые состо ни  соответствующих разр дов третьего регистра 7, во-первых, открывают по входу мультиплексор28 блока9 и, во-вторых , закрывают элементы И 24 сигнатур0 ного анализатора 11, превраща  соответствующий триггер 26 анализатора 11 в элемент сдвигового регистра и блокиру  запись в сигнатурный анализатор 11 ис- пытательной последовательности на

5 входном контакте объекта 15.

Генераци  детерминированной последовательности осуществл етс  при циклическом считывании содержимого блока 1 пам ти.

0 Включение режима генерации происходит при подаче единичного сигнала на вход схемы И 18 распределител  8. Синхросигналы с выхода генератора 10 поступают через элемент И 18 на элементы 19 и 20 задержки

5 и образуют на выходах элементов 18, 19 и 20 сдвинутые друг относительно друга синхросигналы , тактирующие работу устройства в режиме генерации,Считанное из блока 1 пам ти слово об0 рабатываетс  следующим образом.

Перва  группа блока 11 поступает на блок 5. На выходе блока 5 формируетс  значение испытательного сигнала. Втора  группа выходов блока 1 пам ти служит дл 

5 формировани  кода номера контакта, по которому в данном такте контрол  необходимо вызвать сформированный блоком 5 испытательный сигнал. Код номера контакта с второй группы выходов блока 1 поступает на

0 информационные входы дешифратора 3.

Первый регистр 4 реализуетс , например , на триггерах D-типа (555ТМ2) с объединенными D входами, на которые подключен выход блока 5. Выходы дешифратора 3 под5 ключены к С-входам регистра 4. Следовательно , с приходом сигнала выхода распределител  8 на стробирующий вход дешифратора 3 состо ние выхода блока 5 записываетс  соответствующий выбранному номеру контакта разр д регистра 4. Блок

5 может формировать единичные и нулевые сигналы различной веро тности.

Сигнал с первого выхода распределител  8 поступает также на синхровход генератора 13, формиру  в каждом такте контрол  новый псевдослучайный набор, разр ды которого используютс  дл  подачи в объект через соответствующие мультиплексоры 28 блока 9 коммутации равноверо тных испытательных сигналов в непрерывном режиме (т.е. в каждом такте контрол , так как содержимое второго регистра б в течение всего периода проверки остаетс  неизменным ).

Третий вид сигналов - программируемые синхроимпульсы, вырабатываютс  формирователем 14 (фиг. 3). Количество мультиплексоров 22 формировател  14 равно наибольшему числу синхросерий дл  множества провер емых объектов. Таким образом, задава  различные коды в регистре 23 формировател  14 можно на каждом из выходов этого блока получить различные синхросерий, произвольным образом смещенные друг относительно друга (смещение определ етс  величиной задержек элементов 21, а все синхросигналы на выходах формировател  14 наход тс  в пределах периода следовани  импульсов задающего генератора 10).

1 Таким образом, все три вида сигналов (псевдоциклический код регистра 4, псевдослучайные сигналы генератора 13 и синхросерий формировател  14) одновременно (в пределах такта проверки) поступают через открытые мультиплексоры 28 блока 9 на входы объекта. После окончани  переходного процесса на выходных контактах объекта устанавливаютс  выходные (ответные) сигналы , которые по синхросигналу на втором выходе распределител  8 отрабатываютс  в анализаторе 11.

После записи новой информации в сигнатурный анализатор 11 распределитель 8 вырабатывает импульс по третьему выходу, модифицирующий содержимое счетчика адреса 2, переход  к следующему такту контрол . Величина задержки элемента 19 распределител  8 соответствует времени распространени  сигнала через дешифратор 3, регистр 4, блок 9 коммутации, объект контрол  15, элемента И 24, элементы.25 сигнатурного анализатора 11. Величина задержки элемента 20 распределител  8 определ етс  временем устойчивого сохранени  сигналов на выходах объекта, в течение которого осуществл етс  надежна  запись информации в сигнатурный анализатор 11. Интервал от импульса на выходе элемента задержки 20 распределител  8 до очередного (ближайшего) импульса на выходе генератора 10 (т.е. входе элемента 19) должен быть не менее суммарного времени переключени  счетчика 2 адреса и времени формировани  очередного испытательного сигнала на выходе блока 5.

После формировани  устройством требуемого числа тактов проверки сигнал 16.6 устанавливаетс  в нулевое состо ние, бло0 киру  дальнейшую выработку синхросигналов на выходах распределител  8 и фиксиру  последнее состо ние сигнатурного анализатора 11, которое индицируетс  блоком 12 индикации. Предлагаемое устрой5 ство по сравнению с прототипом позвол ет в единицу времени подавать существенно большее разнообразие провер емых наборов на входы объекта 15, что сопровождаетс  уменьшением веро тности наличи  необна0 руживаемых неисправностей,

Эффективность предлагаемого устройства по сравнению с прототипом значительно выше при проверке схем, проектирование которых было выполнено с

5 учетом требований контролепригодности, в частности, на основе метода сквозного сдвигового регистра, когда результирующа  схема в режиме контрол  требует только небольшого числа, детерминированных од0 поразр дных последовательностей, дл  которых необходимо обеспечить жесткие временные ограничени , т.е. реализовать фиксированную временную диаграмму. Основное число входных контактов в таких схе5 мах допускает подачу равноверо тных псевдоспучайных сигналов и сигналов программируемых синхросерий одновременно, на каждом такте проверки.

Claims (2)

1. 01. Устройство дл  контрол  цифровых

   объектов, содержащее два регистра, генератор псевдослучайных чисел, формирователь испытательных последовательностей, счетчик адреса, распределитель импульсов, сиг5 натурный анализатор, блок индикации, блок пам ти, генератор импульсов, выход которого соединен с тактовым входом распределител  импульсов, первый выход которого соединен с тактовым входом сигнатурного

   0 анализатора, группа входов разрешени  которого подключена к группе разр дных выходов первого регистра, группа выходов .блока коммутации подключена к группе информационных входов сигнатурного анали5 затора и образует группу информационных выходов устройства дл  подключени  к выводам провер емого объекта, второй выход распределител  импульсов соединен с входом разрешени  дешифратора, группа выходов которого соединена с группой

   тактовых входов второго регистра, группа информационных входов которого подключена к группе выходов формировател  испытательных последовательностей, группа разр дных выходов второго регистра соединена с первой группой информационных входов блока коммутации, перва  и втора  группы выходов блока пам ти соединены соответственно с первой и второй группой входов формировател  испытательных последовательностей , треть  группа входов которого подключена к группе выходов генератора псевдослучайных чисел, группа разр дных выходов счетчика адреса соединен с группой адресных входов блока пам ти , отличающеес  тем, что, с целью повышени  быстродействи , оно содержит третий регистр и формирователь синхросигналов , причем третий выход распределител  импульсов соединен с первым тактовым входом счетчика адреса, тактовый вход генератора псевдослучайных чисел подключен к второму выходу распределител  импульсов, треть  группа выходов блока пам ти соединена с группой входов дешифратора , группа входов запрета блока коммутации подключена к группе разр дных выходов первого регистра, группа разр дных выходов третьего регистра соединена с группой адресных входов блока коммутации, втора  группа информационных входов блока коммутации подключена к группе выходов генератора псевдослучайных чисел, треть  группа информационных входов блока коммутации подключена к

   группе выходов формировател  синхросигналов , тактовый вход которого подключен к выходу генератора импульсов, группа управл ющих входов формировател  синхросигналов группы информационных входов блока пам ти, первого и третьего регистра поразр дно объединены и образуют группу информационных входов устройства, второй тактовый вход счетчика адреса образует

   тактовый вход устройства, вход записи блока пам ти образует одноименный вход устройства , тактовые входы первого и третьего регистра, установочный вход формировател  синхросигналов образуют соответственно первый, второй и третий установочные входы устройства, вход разрешени  распределител  импульсов образует одноименный вход устройства,
2. 2. Устройство поп, 1,отличающеес   тем, что формирователь синхросигналов содержит группу последовательно соединенных элементов задержки, регистр и группу мультиплексоров, выходы которых образуют группу выходов формировател , группа информационных входов и тактовый вход регистра образуют соответственно группу управл ющих входов и установочный вход формировател , вход первого элемента задержки образует тактовый вход формировател , тактовый вход формировател  и выходы элементов задержки соединены с соответствующими информационными входами мультиплексоров , адресные входы которых подключены к соответствующим разр дным

   выходам регистра.

   Фиг.1