SU1543408A1 - Устройство дл формировани тестов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  производственной проверки интегральных схем, а также собранных на них узлов и блоков электронной вычислительной машины и других средств цифровой автоматики. Цель изобретени  состоит в повышении быстродействи  устройства за счет обеспечени  возможности работы в режимах автоматизированного синтеза и автоматической генерации тестовых последовательностей. Устройство дл  формировани  тестов состоит из генератора тактовых импульсов, генератора псевдослучайных чисел, блока управлени , счетчика длины теста, блока задани  исходных данных, первого и второго регистров сдвига, второго счетчика, комбинационной схемы, третьего регистра сдвига, первого элемента И, группы элементов И, первой группы триггеров, первого блока пам ти, узла коммутации, первого элемента ИЛИ, третьего счетчика, второго элемента ИЛИ, четвертого регистра сдвига, второй группы триггеров, второго элемента И, п того регистра сдвига, второго блока пам ти, генератора логической единицы. Устройство позвол ет повысить быстродействие и достоверность процесса тестировани  объекта контрол  за счет того, что длина теста дл  выбранной точки (или выхода схемы) определ етс  автоматически, в режиме контрол  эта информаци  используетс  без вмешательства. 1 з.п. ф-лы, 7 ил.

Description

(2)) (22) (46) (72)

4424776/24-24 11.05.88 15.02.90. Бюл.

К 6

В.М. Галицкий, И,П. Коб к,

В.Д. Руденко и Е.А. Пищик

(53)681.3 (088.8)

(56)Авторское свидетельство СССР N 1149265, кл. G 06 F 11/26, 1985.

(54)УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ТЕСТОВ

(57)Изобретение относитс  к вычислительной технике и может быть использовано дл  производственной проверки интегральных схем, а также собранных на них узлов и блоков электронной вычислительной машины и других средств цифровой автоматики. Цель изобретени  состоит в повышении быст-. родействи  устройства за счет обеспечени  возможности работы в режимах автоматизированного синтеза и автоматической генерации тестовых последовательностей . Устройство дл  формировани  тестов состоит из генератора

Изобретение относитс  к вычислит тельной технике, в частности к средствам автоматизированного контрол  цифровых объектов, и может использовано дл  производственной проверки интегральных схем, а также собранных на них узлов и блоков электронной и вычислительной машины и других средств цифровой автоматики.

Цель изобретени  - увеличение быстродействи .

На фиг.1 изображена блок-схема устройства дл  формировани  тестов; на

тактовых импульсов, генератора псевдослучайных чисел, блока управлени , счетчика длины теста, блока задани  исходных данных, первого и второго регистров сдвига, второго счетчика, комбинационной схемы, третьего регистра сдвига, первого элемента И группы элементов И, первой группы триггеров, первого блока пам ти, узла коммутации, первого элемента ИЛИ, третьего счетчика, второго элемента ИЛИ, четвертого регистра сдвига, второй группы триггеров, второго элемента И, п того регистра сдвига, второго блока пам ти, генератора логической единицы. Устройство позвол ет повысить быстродействие и достоверность процесса тестировани  объекта контрол  за счет того, что длина теста дл  выбранной точки (или выхода схемы) определ етс  автоматически, в режиме контрол  эта информаци  используетс  без вмешательства. 1 з.п. ф-лы, 7 ил.

фиг.2 - функциональна  схема счетчика; на фиг.З - блок пам ти, регистры сдвига, их св зи между собой и счетчиком; на фиг.4 - схема шифратора; на фиг.5 - блок задани  исходных данных; на фиг.6 - блок управлени ; на фиг,7 - пример прошивки блока пам ти блока управлени .

Устройство дл  формировани  тестов содержит генератор 1 тактовых импульсов , генератор 2 псевдослучайных чисел, блок 3 управлени , счетчик 4 длины теста, блок 5 задани  исходс 9

(/

сл

4ь

СО Јь

О 00

ных данных,, регистры 6 и 7 сдвига, счетчики 8 и 9, шифратор 10, регистр 11 сдвига, элемент И 12, группу эли- ентов И 13 группу 14 триггеров, блок - 15 пам ти, узел 16 коммутации, элемент ИЛИ 17, счетчик 18, элемент ИЛИ 19, регистр 20 сдвига, группу 21 триггеров , элемент ИЛИ 22, регистр 23 сдвига, блок 24 пам ти, генератор 25 jg логической единицы (А, В - входы задани  режима работы устройства).

Счетчик образуют триггеры 26, селекторы 27 и элементы ИЛИ 28.

Шифратор выполнен на группе 29 75 элементов И и сумматоре 30 по модулю два.

Блок задани  исходных данных состоит из переключателей 31 и резисторов 32.20

Блок управлени  содержит блок пам ти , образованный регистром 33 и узлом 34 пам ти, генератор псевдослучайного кода, образованньй счетчиком 35, регистром 36 и элементами И 37 25 и 38, коммутатор, образованный элементом И 39, элемент К 40, элементы ИЛИ 41 и 42, триггеры 43 и 44, шину 45 задани  начальных условий, состо щую из переключателей 46, кнопки 47 30 резисторов 48 и 49.

Устройство работает следующим образом .

Информаци  с входов-выходов контролируемого устройства (1 - вход; О - выход) набираетс  на переключател х блока 5, выходы которых соеднены с информационными входами А счетчика 9. Параллельна  запись информа- ции, подаваемой на входы А счетчика 9, осуществл етс  путем подачи на вход параллельной записи импульса от блока 3, регистр И сдвига и группа 14 триггеров устанавливаютс  в ноль импульсом сброса, подаваемым от блока 3. После этого вход А устроства подключаетс  к шине питани  +5 дл  создани  на входе регистра 11 сдвига уровн  1. Подачей синхроимпульса данна  информаци  записываетс  в регистр.

От блока 3 на вход элемента 12 подаетс  синхронизируюший импульс, который совместно с выходным сигналом шифратора 10 1 позвол ет передать информацию через Группу элементов И 13 с выходов счетчика 9 на установочные входы группы 14 тригге

g

5

0

5 0

5

д 45 50

55

ров. От блока 3 на входы группы 21 триггеров подаютс  соответствующие логические уровни, которые позвол ют установить некоторые триггеры группы 21 в нулевое состо ние, а другие триггеры группы 2I триггеров в единичное состо ние, что соответствует заданию режима параллельной записи регистра 20 сдвига.

Блок 3 управлени  сигналом Угд подает единицу на элемент ИЛИ 19, что соответствует записи информации с пр мых входов группы 14 триггеров в регистр 20 сдвига. Далее сигналом YJS осуществл етс  сброс в О регистра 23.

Блок управлени  сигналом YU3 Ус танавливает триггер группы 21 триггеров в нулевое состо ние, что соответствует заданию режима сдвига регистра сдвига.

По сигналу Y,(9, подаваемому из блока 3 управлени  происходит синхронизаци  входа обратного счета счетчика 18. Сигнал Y(g повтор етс  до тех пор, пока не произойдет обнуление счетчика 18. Счетчик 18 вырабатывает синхросигналы, которые поступают через элемент ИЛИ 19 дл  осуществлени  сдвига информации регистров 20 и 22 через элемент ИЛИ и которые совместно с выходными сигналами регистра 20 осуществл ют сдвиг информации регистра 23. После обнулени  счетчика 18 информаци  о длине теста с разр дных выходов регистра 23 сдвига записываетс  в нулевую  чейку блока 24 пам ти. Одновременно тем же стробом записи информаци  с инверсных выходов первой группы триггеров записываетс  в нулевую  чейку блока 15 пам ти. Передача инверсной информации необходима дл  того, чтобы информаци  о входах-выходах, записанна  в сдвиговый регистр 6 или 7, позвол ла исключить из структуры счетчика 8 триггеры, выходы которых подают на входы объекта контрол . Отклю-i чение соответствующего триггера осуществл етс  уровнем 1, что обусловлено конструкцией счетчика 8, исходное же задание информации о входах- выходах  вл етс  инверсным. Это необходимо дл  передачи информации о входах-выходах в регистр 6 или 7 вычислени  длины цикла дл  организации исчерпывающего перебора кодовых комбинаций на входах провер емой схемы.

Блок 3 управлени  позвол ет выполнить процедуру передачи данных в автоматическом режиме. Соответствующа  микропрограмма записываетс  в уэле 34 пам ти в виде последовательности управл ющих сигналов.

ветствует параллельной записи инфо ции в регистр 20 сдвига), сигнал сывает в ноль регистр 23 сдвига. верта  микрокоманда формирует сиг нал YC2l установки второго триггер группы триггеров в нулевое состо  ( т.е. устанавливаетс  режим сдвиг гистра 20) . Далее осуществл етс  переход к микрокоманде с п тым адр сом. При выполнении этой команды у равл ющий сигнал У|д поступает на вход обратного счета счетчика 9. ле адреса следующей микрокоманды с

10

Структура считываемой микрокоманды содержит поле адреса следующей микрокоманды DeX..,Da и поле управл ющих сигналов У„,...,Уе8« Дл  обращени  к данной микропрограмме на переключател х 46 блока 3 набираетс  ее стартовый адрес (в данном случае - |5 держит адрес текущей микрокоманды нулевой; и взводитс  триггер, что при- При обнулении счетчика 18 сигнал

34086

ветствует параллельной записи информации в регистр 20 сдвига), сигнал сбрасывает в ноль регистр 23 сдвига. Четверта  микрокоманда формирует сигнал YC2l установки второго триггера группы триггеров в нулевое состо ние (т.е. устанавливаетс  режим сдвига регистра 20) . Далее осуществл етс  переход к микрокоманде с п тым адресом . При выполнении этой команды уп-. равл ющий сигнал У|д поступает на вход обратного счета счетчика 9. По-- ле адреса следующей микрокоманды со10

|5 держит адрес текущей микрокоманды При обнулении счетчика 18 сигнал

водит к параллельному занесению информации , заданной на переключател х, в регистр 33 адреса микрокоманды и установке триггеров 43 и 44 в нулевое состо ние. Нулева  команда разрешает прохождение импульсов синхронизации генератора 1 через элемент И 40 на вход С2 регистра 33 (сигнал У).

20

заема поступает на элемент ИЛИ 17, что позвол ет осуществить перезапись информации с выходов блока 5 на счетчик 18, сигнал заема одновременно поступает на вход установки триггера 43 блока 3 и устанавливает его в еди- ничное состо ние. При этом очередна  команда считываетс  из  чейки па- Поле управл ющих сигналов данной микро-25 м ти с адресом . Эта команда команды содержит сигналы управлени 

позвол ет осуществить условный переход к микрокоманде с шестым адресом и, кроме того, сигналом У0 установить триггер останова в нулевое состо ние. 30 Микрокоманда с шестым адресом формирует строб записи Yg триггеров 14 и блока 24 соответственно.

7ц Ј7 которые позвол ют О регистр 11

7 1п

сбросить в О регистр 11 сдвига и

группу II триггеров, осуществить параллельную запись в счетчик 9 через элемент 17 (.т.е. осуществить параллельную запись счетчика 18) и сбросить в О счетчик адреса блока 3. После выполнени  нулевой команды осуществл етс  безусловный переход к выполнению Yj , Yg, YT, Y)5, которые позвол ют микрокоманды, адрес которой задан в поле Dp,...,Do. В данном случае осуществл етс  переход к первой микрокоманде , содержащей управл ющие сигналы У fe - запись 1 в нулевой триггер регистра 11 сдвига, У - разрешение синхронизации. Далее осуществл етс  переход к микрокоманде с вторым адресом. При выполнении этой микрокоманды управл ющий сигнал Yg синхронизирует элемент И 12, что приводит к записи информации о входах- выходах от счетчика 9 в группу триггеров 14 через группу 13 элементов И, управл ющие сигналы Yg( и Ygj устанавливают триггер группы ъриггеров у нулевое состо ние и триггер группы триггеров в единичное состо ние соответственно (что соответствует заданию режима параллельной записи регистра 20 сдвига).

Микрокоманда, записанна  по третьему адресу, подает сигналом сигнал 1 на элемент ИЛИ 19 (что соот-.

осуществить синхронизацию регистра сдвига с целью перезаписи информаци из нулевой  чейки блока 15 пам ти, установить начальное состо ние гене

40 ратора 4, сбросить в ноль регистр I и триггеры 14, занести информацию о длине цикла дл  организации исчер пывающего перебора кодовых комбинац на входах провер емой схемы в счетч

45 4 длины теста.

При этом предполагаетс , что на входы задани  режима работы регистр 6 сдвига от блока 5 подана комбинаци  логических сигналов, содержаща 

50 информацию о режиме параллельной за писи в регистр. После выполнени  да ной микрокоманды осуществл етс  пер ход к микрокоманде с восьмым адресом 8, не содержащей управл ющих си

55 налов, т.е. выполн етс  команда Ос нов. Нулевой логический уровень (сигнал YH) отключает генератор тактовых импульсов и работа устройс ва прекращаетс .

заема поступает на элемент ИЛИ 17, что позвол ет осуществить перезапись информации с выходов блока 5 на счетчик 18, сигнал заема одновременно поступает на вход установки триггера 43 блока 3 и устанавливает его в еди- ничное состо ние. При этом очередна  команда считываетс  из  чейки па- м ти с адресом . Эта команда

позвол ет осуществить условный переход к микрокоманде с шестым адресом и, кроме того, сигналом У0 установить триггер останова в нулевое состо ние. Микрокоманда с шестым адресом формирует строб записи Yg триггеров 14 и блока 24 соответственно.

Следующа  микрокоманда с седьмым адресом формирует сигналы управлени 

Yj , Yg, YT, Y)5, которые позвол ют

осуществить синхронизацию регистра 6 сдвига с целью перезаписи информации из нулевой  чейки блока 15 пам ти, установить начальное состо ние генератора 4, сбросить в ноль регистр II j и триггеры 14, занести информацию о длине цикла дл  организации исчерпывающего перебора кодовых комбинаций на входах провер емой схемы в счетчик

4 длины теста.

При этом предполагаетс , что на . входы задани  режима работы регистра 6 сдвига от блока 5 подана комбинаци  логических сигналов, содержаща 

информацию о режиме параллельной записи в регистр. После выполнени  данной микрокоманды осуществл етс  переход к микрокоманде с восьмым адресом 8, не содержащей управл ющих сигналов , т.е. выполн етс  команда Останов . Нулевой логический уровень (сигнал YH) отключает генератор тактовых импульсов и работа устройства прекращаетс .

Кроме описанной выше микропрограммы , в узле 34 можно записать другую аналогичную микропрограмму, позвол ющую подобным образом занести необходимую информацию в регистр 7 сдвига.

После выполнени  указанной микропрограммы на вход В задани  режима работы устройства подаетс  единичный логический уровень, что соответству- ет заданию режима счета счетчика 8 (с переменным модулем счета). Вход А задани  режима работы устройства соедин етс  с заданной точкой объекта контрол , относительно которой необ- ходимо построить вектор-строку двоичных цифр, единичные сигналы в которой соответствуют входам схемы, вли ющим на переключение данной точки. Одновременно вычисл етс  длина теста, соот- ветствующа  каждой строкее Например, в строке оказалось 15 единиц (т.е. п тнадцать входов пам ти на данную точку). Тест дл  данной точки имеет длину 21 тактов. Длина теста запи сываетс  в блок 24 пам ти.

Микропрограмма перебора кодовых комбинаций на входах объекта контрол  начинаетс  с дев того адреса. Ро этому адресу считываютс  сигналы v, У6 , Y,|f . По сигналу У 4 осуществл етс  синхронизаци  входа обратного счета счетчика 4 длины теста, по сигна- :у У6 - синхронизаци  третьего регист ia 11 сдвига по сигналу У ц через узел 16 коммутации - синхронизаци  счетчика 8. Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды , что обусловливает вьполне- Ние перечисленных комбинаций па входах схемы. При обнулении счетчика 4 длины теста сигнал Останов поступает на вход установки триггера останов и устанавливает его в единичное сое- то ние. При этом очередна  команда считываетс  из  чейки узла 34 с адресом 2 + 9. Эта команда позвол ет осуществить условный переход к микрокоманде с адресом 10, и кроме того, сигналом Y(5 установить начальное состо ние блока 4, сигналом Y0 - триг-. гер останова в блоке 3 з нулевое состо ние . Микрокоманда с дес тым адресом служит дл  увеличени  на единицу содержимого счетчика 9 (сигнал Yg) и осуществлени  перехода к микрокоманде с одиннадцатым адресом. Последн   сигналами Yq, Y8 осуществл ет подачу

Ј

0

о д 0 5

5

импульса синхронизации на вход обратного счета счетчика 4 и синхронизацию элементов И 12 с целью формировани  разрешающего импульса дл  передачи содержимого счетчика 9 в группу 4 триггеров, после чего осуществл етс  переход к дес той микрокоманде. Эти две микрокоманды повтор ютс  в цикле до тех пор, пока счетчик 4 длины теста не обнулитс , после чего происходит установка триггера останова блока 3 в единичное состо ние сигналом заема и переход к микрокоманде 2 + 11. Данна  микрокоманда сбрасывает триггер останова в О и осуществл ет условный переход к микрокоманде с двенадцатым адресом, котора  необходима дл  закрыти  элемента ИЛИ 17 единицей.

Микрокоманда Yu( - установка триггера группы триггеров в нулевое состо ние, - установка триггера группы триггеров в единичное состо ние (т.е. установка параллельной записи регистра 20 сдвига). Тринадцата  команда формирует импульс установка блока 19 в единичное состо ние (т.е. осуществл етс  параллельна  запись в четвертый регистр 23 сдвига), YЈ (, - параллельна  запись счетчика 35 блока 3. Следующа  четырнадцата  микрокоманда сигналом У осуществл ет инкрементацию счетчика 35, сигналом Усэ устанавливает второй триггер группы триггеров 21 в нулевое состо ние что соответствует заданию режима сдвига регистра 20 сигналом Yes сбрасывают в О регистр 23 сдвига. П тнадцата  микрокоманда импульсом Y(j осуществл ет синхронизацию входа обратного счета счетчика 18, Поле адреса следующей 1 микрокоманды содержит адрес текущей микрокоманды. При обнулении блока 18 сигнал Останов поступает на вход установки триггера останова и устанавливает его в единичное состо гие. При этом очередна  команда считываетс  из  чейки узла с адресом 2 + 15, Эта команда позвол ет осуществить условный переход к микрокоманде с адресом 1 6 и, кроме того, сигналом установить

триггер останова в нулевое состо ние . Микрокоманда с шестнадцатым адресом служит дл  записи информации с инверсных выходов триггеров группы 4 триггеров в блок 15 пам ти и информации с разр дных: выходов регистpa 23 сдвига в блок 24 пам ти (запись информации производитс  в первые  чейки пам ти блоков 15 и 24 соответственно). Семнадцата  микро-команда формирует импульс записи информации с разр дов .счетчика адреса в соответствующие разр ды регистра 36 блока 3 (управл ющий сигнал Уд). Восемнадцата  микрокоманда формирует управл ющий сигнал. Y27 - сброс в О счетчика адреса, и осуществл ет переход к дев тнадцатой микрокоманде , не содержащей управл ющих сигналов , т.е. выполн етс  команда Останов . Нулевой логический уровень (сигнал Y) отключает генератор тактовых импульсов и работа устройства прекращаетс .

При необходимости сформировать другие векторы ( дл  других точек схемьГу и длины тестовых последовательностей необходимо осуществить перекоммутацию входа 2 задани  режима работы устройства и повторно обратитьс  к микропрограмме, расположенной начина  с 9-го адреса узла 34.

После окончани  формировани  тестовой информации в регистре 36 блока 3 записан код, соответствующий последнему адресу блоков 15 и 24 пам ти , по которому записана сформированна  тестова  информаци .

Далее можно перейти к режиму тестировани  объекта контрол . Микропрограмма тестировани  расположена начина  с 20-го адреса узла 34. Обращение к двенадцатой микрокоманде позвол ет управл ющим сигналом Ygg осуществить параллельную запись информации , содержащей код последнего адреса блоков 15 и 24 пам ти, по которому записана информаци  в счетчик адреса блока 3. Информаци  записываетс  из регистра 36 блока 3.

Микрокоманда, записанна  по адресу 21, необходима дл  параллельной записи информации (о подмножестве тестируемых входов) с выходов блока 15 пам ти в регистр 7 сдвига (сигнал ) и установки начального состч ни  блока 4 (параллельна  запись информации, содержащей длину теста дл  тестируемой точки схемы или выхода,с выходов блока 24 в счетчик 4 длины теста- управл ющий сигнал Y 15 ) .

Двадцать втора  микрокоманда содержит управл ющие сигналы YU По сигналу YJT осуществл етс  синхро4340810

низаци  входа обратного счетчика 4 счета длины теста, по сигналу Y через узел 16 коммутации - синхронизаци  первого счетчика 8. Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды, что обусловливает выполнение перечисленных комбинаций в течение времени, необходиJQ мого дл  перебора всех комбинаций на указанных входах схемы. При обнулении счетчика 4 длины теста сигнал эаема поступает на вход установки триггера 43 останова и устанавливает его в

J5 единичное состо ние. При этом очередна  микрокоманда считываетс  из  чейки узла 34 с адресом 2 + 22. Эта команда позвол ет осуществить переход к микрокоманде с адресом 23, кроме

20 того, сигналом Y0 установить триггер 43 останова в нулевое состо ние.

Микрокоманда с адресом 23 служит дл  синхронизации входа обратного счетчика счета адреса блока 3 (уп-

25 равл ющий сигнал Y , ) .

Двадцать четверта  микрокоманда позвол ет сигналом Y 0 осуществить параллельную запись с выходов блока 15 пам ти в регистр 7 сдвига и парал-

30 лельную запись информации с выходов блока 24 в счетчик 4. длины теста (сигнал Y,s).

Двадцать п та  микрокоманда содержит управл ющие сигналы Y4 и Y,( t

, По сигналу Y4 осуществл етс  синхронизаци  входов Y4 и . По сигналу Y осуществл етс  синхронизаци  входа . обратного счетчика 4 длины теста, по сигналу Уд через узел 16

4Q коммутации осуществл етс  синхронизаци  счетчика 8. Поле адреса следующей микрокоманды содержит адрес текущей микрокоманды,что обусловливает выполнение перечисленных комбина45 ций в течение времени, необходимого дл  перебора- всех комбинаций на указанных входах схемы. При обнулении счетчика 4 длины теста сигнал заема поступает на вход установки

50 триггера 43 останова и устанавливает его в единичное состо ние. При этом очередна  микрокоманда считываетс  из  чейки узла 34 с адресом 2 + 25. Эта команда позвол ет осуществить

Claims (2)

1. Устройство дл  формировани  тестов, содержащее генератор тактовых импульсов, генератор псевдослучайных чисел, блок управлени , счетчик длины теста, блок задани  исходных данных, три регистра сдвига, два счетчика, шифратор, первый элемент И, группу элементов И, первую Группу триггеров, первый блок пам ти узел коммутации, причем выход генератора тактовых импульсов соединен с тактовым входом блока управлени , перва  группа входов блбка задани  исходных данных соединена с входами разрешени  сдвига и сброса, первого регистра сдвига, втора  группа выходов блока задани  исходных данных соединена с входами разрешени  сдвига И сброса, второго регистра сдврга, выход заема счетчика длины теста соединен с входом останова блока управлени , первый выход которого соединен с синхровходом первого регистра сдвига, второй, третий и четвертый выходы блока синхронизации соединены соответственно с установочным входом и синхровходом генератора псевдослучайных чисел и входом обратного счета счетчика длины теста, треть группа выходов блока задани  исходных данных соединена с группой информационных входов второго счетчи ка; вход предварительной установки, сброса и вход пр мого счета которого соединены соответственно с п тым, шестым и седьмым выходами блока управлени , кроме того, группа выходов Второго счетчика подключена к первой группе входов шифратора, втора  группа входов которого соединена с группой разр дных выходов третьего сдвигового регистра, выход второго

0

5

счетчик-а соединен с первым входом соответствующего элемента И группы элементов И, вторые входы которых соединены с выходом первого элемента И, первый вход которого соединен с выходом шифратора, а второй вход первого элемента И соединен с восьмым выходом блока управлени , выходы элементов И

группы соединены с входами установки соответствующих триггеров первой группы, входы сброса которых соединены с дев тым выходом блока управлени  и входом сброса третьего регистра

5 сдвига, инверсные выходы триггеров первой группы соединены с информационными входами первого блока пам ти, адресные входы и вход управлени  записью которого соединены с группой выходов пол  адреса блока управлени t выход генератора псевдослучайных чисел соединен с вторым информационным входом узла коммутации, управл ющий вход узла коммутации  вл етс  первым входом задани  режима работы устройства, первый и второй выходы узла коммутации соединены с разрешающим и счетным входами первого счетчика соответственно, а выходы первого блока пам ти соединены с информационными входами первого и второго регистров сдвига -} дес тый выход блока управлени  соединен с синхровходом второго регистра сдвига, одиннадцатый выход блока управлени  соединен с синхровходом третьего регистра сдвига , информационный вход третьего сдвигового регистра  вл етс  вторым входом задани  режима работы устройства , разр дные выходы первого регистра сдвига соединены с входами установки в нулевое состо ние соответствующих разр дов первого счетчика , входы установки в единичное 5 состо ние которых соединены с соответствующими разр дными выходами второго регистра сдвига, отличающеес  тем, что, с целью повышени  быстродействи , в него введены

Q два элемента ИЛИ, третий счетчик четвертый и п тый регистры сдвига, втора  группа триггеров, второй элемент И, второй блок пам ти, .генератор логической единицы, причем четс верта  группа выходов блока задани 

исходных данных соединена с груп- чпой информационных входов третьего счетчика, вход предварительной установки которого соединен с выходом пер0

5

0

вого элемента ИЛИ, первый вход которого соединен с одиннадцатым выходом блока управлени , выход заема третьего счетчика соединен с вторым входом первого элемента ИЛИ, и с входом останова блока управлени , двенадцатый вход которого соединен с входом обратного счета третьего счетчика, выход заема которого соединен с первым входом второго элемента ИЛИ и с первым входом второго элемента И, второй вход которого соединен с выходом четвертого регистра сдвига, информационные входы которого соединены с пр мыми выходами соответствующих триггеров первой группы,синхро- вход четвертого регистра сдвига сое- динен с выходом второго элемента ИЛИ, второй вход которого соединен с тринадцатым выходом блока управлени , группа выходов пол  управлени  которого  вл етс  группой синхровходов второй группы триггеров, группа выходов которых соединена с входами разрешени , управлени  направлением сдвига и записью четвертого регистра сдвига, выход второго элемента И соединен с синхровходом п того регистра сдвига, информационный вход которого подключен к выходу генератора логической единицы, четырнадцатый выход блока управлени  соединен с входом установки в О п того регистра сдвига , разр дные выходы которого соединены с информационными входами второго блока пам ти, адресные входы которого и вход управлени  записью второго блока пам ти соединены с группой адресных входов первого блока, пам ти группа выходов второго блока пам ти соединена с группой информационных входов счетчика длины теста, вход предварительной установки которого подключен к п тнадцатому выходу блока управлени , шестнадцатый выход которого соединен с входом синхронизации узла коммутации, а разр дные выходы первого счетчика  вл ютс  выходами устройства, вход сброса которого соединен с входом сброса устрой0

5

0

5

ства, шина задани  начальных условий которого соединена с группой адресных входов блока управлени .

2. Устройство по-п.1, отличающеес  тем, что блок управлени  содержит блок пам ти, коммутатор, элемент И, генератор псевдослучайного кода, два триггера и два элемента ИЛИ, причем тактовый вход блока соединен с первым входом элемента И, перва  группа выходов пол  адреса блока пам ти соединена с информационной группой входов блока пам ти, втора  группа выходов пол  адреса которого соединена с группой информационных входов коммутатора, управл ющий вход которого соединен с выходом элемента И и с. первым входом синхронизации блока пам ти, второй вход элемента И соединен с выходом признака смены адреса блока пам ти, перва  группа выходов коммутатора соединена с группой выходов блока управлени  с первого по шестнадцатый, втора  группа выходов коммутатора соединена с группой выходов пол  управлени  блока управлени  и группой входов кода режима работы генератора псевдослучайного кода, группа выходов которого соединена с группой выходов пол  адреса блока управлени , выход генератора псевдослучайного кода соединен с входом установки первого триггера, вход сброса которого соединен с выходом первого элемента ИЛИ и входом сброса второго триггера, выход которого и выход первого триггера соединены с первым и вторым адресными входами блока пам ти, вход установки второго триггера соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены с выходом 5 останова блока управлени , вход блока управлени  соединен с первым входом первого элемента ИЛИ и с вторым входом синхронизации блока пам ти, втора  группа адресных входов которого соединена с шиной задани  началь0

5

0

0

ных условий блока управлени ,

4

Ч

i- esi I

со

: 5 : P§

.«.CM VJ«O

- c car car

Ч-, VJ . . . E;

«M

4

I

s

ss

-

«0«0

«V

i

«I

lr l

1 § §

.s

g Q Ǥ

«3

a

« t:

l

CO

о

m r

Ј vuairg ш$

ri W ПгС±Н

t-ftc

QmbmaH L

UmfaoxaiS

УпоаЬл  иие гналы -А. .....

-lj/s I 2| 72

i.t i i & ПП jp

К адресным шина &локо8 15 a It

УК

Un Уге Utr