SU1226472A1 - Устройство дл формировани тестов - Google Patents
Устройство дл формировани тестов Download PDFInfo
- Publication number
- SU1226472A1 SU1226472A1 SU843784229A SU3784229A SU1226472A1 SU 1226472 A1 SU1226472 A1 SU 1226472A1 SU 843784229 A SU843784229 A SU 843784229A SU 3784229 A SU3784229 A SU 3784229A SU 1226472 A1 SU1226472 A1 SU 1226472A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- test
- output
- group
- counter
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть использовано при тестовом диагностировании различных объектов. Цель изобрет ни - расширение области применени за счет обеспечени независимости от тестируемого объекта. Устройство содержит генератор псевдослучайной последовательности, формирователь импульсов, два счетчика, мультиплексор , блок индикации, блок пам ти тестовых программ, элемент И и элемент ИЛИ. Генератор псевдослучайной последовательности вырабатывает последовательность импульсов с бино- мальным распределением по времени. В устройстве обеспечено многократное тестирование одними и теми же тестами . Возможно также обеспечение регулировки частоты генератора псевдослучайной последовательности и регулирование вредности по влени выходных импульсов этого генератора, а также формирование любой последовательности тестов, что позвол ет оптимизировать диагностику объекта контрол . 2 ил. сл с to INP о 4 tsD
Description
I
Изобретение относитс к области вычислительной техники и может быть использовано при тестовом диагностировании различных объектов,
Цель изобретени - расширение области применени за счет обеспечени независимости от тестируемого объекта,
На фиг. .1 представлена блик-схема устройства; на фиг. 2 - схема ге- нератора псевдослучайной последовательности .
Устройство содежит генератор 1 псевдослучайной последовательности, формирователь 2 импульсов, счетчики 3 и 3л , мультиплексор 4, блок 5 индикации , блок 6 пам ти тестовых программ , элемент И 7, элемент ИЛИ 8, Генератор псевдослучайной последовательности содержит генератор 9 так- товых импульсов, счетчик 10, блоки 11 и 12.пам ти, элемент НЕ 13, регистр 14 сдвига, делитель 15 частоты сумматор по модулю два 16, элемент НЕ 17.
Устройство работает следующим образом .
Цепи сброса условно не показаны.
При пуске устройства начинает работать генератор псевдослучайной последовательности, вырабатывающий последовательность импульсов с практически биномиальным распределением которое при большой разр дности регистра 14 сдвига ассимптотически со ответствует.пуассоновскому распределению .
С приходом каждого импульса с выхода генератора 1 псевдослучайной последовательности, счетчик 3, устанавливаетс в исходное состо ние J, импульс с выхода формировател 2 импульсов измен ет состо ние счетчика 3, на единицу. Данное состо ние счечика 3 соответствует начальному ад- , по которому из блока пам ти тесювых программ начнетс считывание тестовых наборов. На один из входов элемента И поступают синхроимпульсы , которые проход т через элемент ИЛИ 8 на счетные вход счетчика 3 при по влении разрешающего импульса с выхода признака смены адреса блока пам ти тестовых программ и измен ют выходной код счетчи ка 3, на единицу.
Блок пам ти тестовых программ выполнен таким образом, что по каждо
25
5
35
50 55
264722
му адресу из него считываетс инфор маци , котора представл ет собой тестовые наборы и адреса, по которым будет происходить мультиплекси- 5 рование этой информации на выход
устройства и на блок индикации. Поскольку в устройстве используетс генератор псевдослучайной последовательности , то счетчик 3, вырабатывает адреса, распределение которых во времени также определ етс биномиальным законом распределени , а следовательно, в устройстве обеспечена возможность многократного тестировани объекта одними и теми же тестами, что приведет к повышению достоверности его диагностики.
Генератор псевдослучайной последовательности работает следуюпщм образом.
Генератор 9 тактовых импульсов вырабатывает импульсы с частотой f, поступающие на счетньй вход счетчика 10, измен адрес опрашиваемой чейки блока 11 пам ти. По кокнча- нии импульса на выходе инвертора 13 по витс положительный сигнал, воздействующий на вход записи/чтени блока 11 пам ти, обеспечива считывание содержимого выбранной чейки на вход последовательного сдвига регистра 14 сдвига. При по влении следующего тактового импульса осущест вл етс сдвиг содержимого регистра 14 сдвига. Сумматор по модулю два 16 формирует сигнал в зависимости от состо ний разр дов регистра 14 сдвига (п - число разр дов регистра 14 сдвига, К 2 п - числа разр дов , которые поступают на сумматор по модулю два 16).
Нулевой потенциал на выходе элемента НЕ 13 переводит блок 12 пам ти в режим записи информации и выходной сигнал сумматора по модулю два 16 записываетс в опрщиваемую чейку блока 11 пам ти. После заполнени счетчика 10 сигнал с выхода переполнени переводит его в нулевое состо ние и цикл повтор етс .
Генератор 1 псевдослучайной последовательности с периодом повторени максимальной длины составл ет основу управл емого генератора псевдослучайных чисел с практически биномиальным распределением импульсов формируемого потока, дл чего испол зован принцип случайной выборки сим30
40
волов из детерминированной последовательности .
Каждый тактовый импульс генератора 9 тактовых импульсов, поступающий на вход генератора, псевдослучайной последовательности, обеспечивает формирование на вьпсоде сдвигающего регистра 14 адреса опрашиваемой чейки блока 12 пам ти. Тот же импульс, воздейству на вход записи-чтени блока 12 пам ти, обеспечивает с 1иты- вание содержимого опрашиваемой чейки блока 12 пам ти. По окончании импульса блок 12 пам ти переводитс в режим записи информации. В чейку с адресом, который определ етс кодом на выходах сдвигающего регистра 14 записываетс сигнал с выхода управл емого делител 15 частоты. .
Следуюпц1й тектовый импульс измен ет адрес опрашиваемой чейки блока 11 пам ти и цикл повтор етс . Управл емый делитель 16 работает как преобразователь код - частота. Так как в режиме записи информации на выходе блока 12 пам ти присутствует высокий логический уровень, на его выходе присутствует нулевой уровень только приопросе чейки с нулевымсимволом
Поскольку адрес опрашиваемой чейки задаетс случайным числом, то на выходе генератора 1 псевдослучайной последовательности формируетс ин- эерсна последовательность импульсов за счет элемента НЕ 17с веро тностью по влени импульса за один
- п
такт, равной Г 2 , где число L - код на управл ющих входах управл е мого делител 15 частоты, р - разр дность кода.
Регулирование веро тности осуществл етс изменением двоичной кодовой комбинации на управл ющих входах управл емого делител 15 частоты . При достаточно больших объемах блоков 11 и 12 пам ти выходна последовательность импульсов имеет большой период повторени с распределением , асимптотически приближающимс к пуассоновскому.
Сочетание возможностей регулировки частоты генератора 9 тактовых импульсов , регулировани воро тности по влени выходных импульсов генератора 1 псевдослучайной последовательности и формирование практичес- ки любой последовательности тестов позвол ет оптимизировать диагностику объекта.
Claims (1)
- Формула изобретени105Устройство дл формировани тестов , содержащее блок пам ти тестовых программ, элемент ИЛИ и элемент И, отличающеес тем, 15 что, с целью расширени области применени за счет обеспечени независимости от тестируемого объекта, оно содержит генератор псевдослучайной последовательности, формирователь 0 импульсов, счетчик, мультиплексор и блок индикации, причем выход генератора псевдослучайной последовательности соединен с входом сброса счетчика и входом формировател им- 5 пульсов, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен со счетным входом первого счетчика, разр дные выходы которого соединены с адресными вхо- 0 дами блока пам ти тестовых программ, выход признака смены адреса которого соединен с первым входом элемента И, выход которого соединен с вторым входом элемента ИЛИ, второй вход элемента И соединен с входом синхронизаци устройства, группа выходов тестовых программ соединена с первой группой информационных входов мультиплексора, втора группа инфор- мационных входов которого соединена с группой разр дных выходов второго счетчика, счетный вход которого соединен с выходом признака смены тестового набора блока пам ти тестовых 5 программ, группа выходов адресов тестовых наборов блока пам ти тестовых программ соединена с группой адресных входов мультиплексора, вьгходы которого соединены с информационны- ми входами блока индикации и вл ютс информационными выходами устройства .Редактор Т. КугрьйпеваФи&.Составитель А, СиротскаТехред в.Кадар Корректор М. МаксимишинецЗаказ 2135/49Тираж 671ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4П
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843784229A SU1226472A1 (ru) | 1984-08-24 | 1984-08-24 | Устройство дл формировани тестов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU843784229A SU1226472A1 (ru) | 1984-08-24 | 1984-08-24 | Устройство дл формировани тестов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1226472A1 true SU1226472A1 (ru) | 1986-04-23 |
Family
ID=21136092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU843784229A SU1226472A1 (ru) | 1984-08-24 | 1984-08-24 | Устройство дл формировани тестов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1226472A1 (ru) |
-
1984
- 1984-08-24 SU SU843784229A patent/SU1226472A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 964647, кл. G 06 F 11/16, 1981. Авторское свидетельство СССР № 792252, кл. G 06 F 11/26, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1226472A1 (ru) | Устройство дл формировани тестов | |
SU1370754A1 (ru) | Устройство дл контрол импульсов | |
SU926727A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
SU1238074A1 (ru) | Сигнатурный анализатор | |
SU1260962A1 (ru) | Устройство дл тестового контрол временных соотношений | |
SU1524038A1 (ru) | Программируемый распределитель импульсов | |
SU1114975A1 (ru) | Цифровое устройство сдвига фазы | |
SU1290265A1 (ru) | Устройство дл задани тестов | |
SU1049867A1 (ru) | Устройство дл формировани последовательностей управл ющих сигналов | |
SU1224789A1 (ru) | Устройство дл измерени временных интервалов | |
SU1361561A1 (ru) | Герератор тестов | |
SU1675948A1 (ru) | Устройство дл восстановлени тактовых импульсов | |
KR910008966A (ko) | 수평 동기 펄스 측정 회로 | |
SU1425631A1 (ru) | Цифровой функциональный генератор | |
SU1185633A1 (ru) | Устройство дл передачи-приема информации | |
SU1485407A1 (ru) | Многоканальный программируемый преобразователь код - фаза | |
SU1439744A1 (ru) | Устройство дл формировани кодовых последовательностей | |
SU1381509A1 (ru) | Устройство дл контрол логических блоков | |
SU1661715A1 (ru) | Рециркул ционный измеритель длительности импульсов | |
SU1509992A1 (ru) | Устройство дл цифровой магнитной записи | |
SU1352421A1 (ru) | Логический пробник | |
JPS6026982B2 (ja) | 波形発生装置 | |
SU1354401A2 (ru) | Генератор псевдослучайных испытательных последовательностей | |
SU1228103A1 (ru) | Генератор случайных сочетаний | |
SU951402A1 (ru) | Устройство дл сдвига информации |