SU1352421A1 - Логический пробник - Google Patents

Логический пробник Download PDF

Info

Publication number
SU1352421A1
SU1352421A1 SU864058383A SU4058383A SU1352421A1 SU 1352421 A1 SU1352421 A1 SU 1352421A1 SU 864058383 A SU864058383 A SU 864058383A SU 4058383 A SU4058383 A SU 4058383A SU 1352421 A1 SU1352421 A1 SU 1352421A1
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
input
output
decoder
triggers
Prior art date
Application number
SU864058383A
Other languages
English (en)
Inventor
Михаил Андреевич Дорошкевич
Original Assignee
Предприятие П/Я В-2232
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-2232 filed Critical Предприятие П/Я В-2232
Priority to SU864058383A priority Critical patent/SU1352421A1/ru
Application granted granted Critical
Publication of SU1352421A1 publication Critical patent/SU1352421A1/ru

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

Изобретение может быть использовано при регулировке устройств цифровой автоматики и вычислительной техники. Цель изобретени  - повышение достоверности контрол . Пробник содержит элемент И 4, коммутатор 5, пороговые блоки 6 и 7, счетчик 8, триггеры 9-13, дешифратор 16 и блок 17 индикации. Введение триггеров 14 и 15 обеспечивает возможность контрол  сигналов во врем  всего контрольного такта, 2 ил. (Л с со ел ГчЭ 4 to

Description

Изобретение относитс  к измерительной технике и может быть использовано при регулировке устройств цифровой а зтоматики и вычислительной техники.
Цель изобретени  - повышение достоверности контрол  путем обеспечени  возможности контрол  сигнала во врем  всего контрольного такта.
На фиг. 1 приведена функциональна  схема устройства; на фиг. 2 - формы входного сигнала и соответствующа  индикаци  логического пробника.
Логический пробник содержит информационный 1, второй 2 и третий 3 входы, элемент И 4, коммутатор 5, пороговые блоки 6 и 7, счетчик 8, триггеры 9-15, дешифратор 16 и блок 17 индикации. Входы пороговых блоков 6 и 7 соединены с информационным входом 1 пробника, выход порогового блока 6 соединен с седьмым входом дешифратора 16, D-входами триггеров 9 и 11 и пр мым С-входом триггера 13, выход порогового блока 7 соедине с восьмым входом дешифратора 16, D- входами триггероа 10 и 12 и пр мым С-входом триггера 14, R-входы триггеров 9-14 соединены с S-входом триггера 15, вторым входом счетчика 8 и входом 3 пробника,- пр мые С-входы триггеров 9 и 10, инверсные С-входы триггеров 11, 12 и 15 и D-входы триггеров 13 и 14 соединены с выходом счетчика 8, п-2 входов счетчика 8 соединены с выходами коммутатора 5, первый вход счетчика 8 подключен к выходу элемента И 4, первый вход которого соединен с вторым входом 2 пробника, а второй - с пр мым выходом триггера 15, инверсный .выход которого соединен с его D-входом, выходы триггеров 9-14 соединены соответственно с первым, вторым, третьим четвертым, п тым, шестым входами де- шифратора 16, выходы которого соединены с соответствующими входами блок 17 индикации.
Логический пробник работает в дву режимах: измерение текущего логического значени  контролируемого сигнал ( асинхронный режим); измерение логического значени  контролируемого сигнала во врем  выбранного такта сигнала внешней синхронизации (синхронный режим).
В асинхронном режиме на вход 3 подают импульсный сигнал 1, устанавливающий триггеры 9-14 в состо ние
0
5
0
О
1
, триггер 13 - в состо ние Вход 1 пробника подсоедин ют к контролируемому выходу регулируемого устройства . Если на этом выходе имеетс  О, то срабатывает пороговый блок 6, на седьмой вход дешифратора 16 поступает сигнал l, а на остальные входы - О. На выходе дешифратора 16 по вл етс  сигнал, вызывающий свечение сегмента D блока 17 индикации , представл ющего собой стандартный семисегментный индикатор. Если на контролируемом выходе присутствует 1, то срабатывает пороговый блок 7, на восьмой вход дешифратора 16 поступает сигнал 1, а на остальные входы - О. На выходе дешифратора 16 по вл етс  сигнал, вызывающий свечение сегмента А блока 17 индикации . В том случае, если напр жение на контролируемом выходе больше значени  напр жени  О и меньше
25 значени 
то пороговые блоки 6
0
5
0
5
0
5
и 7 не срабатывают, на всех входах дешифратора 16 имеютс  О, а на выходе - сигнал, вызывающий свечение сегмента G блока 17 индикации.
В синхронном режиме вход 2 подсоедин ют к генератору тактовых импульсов регулируемого устройства, вход 3 подсоедин ют к шине пуска ре гулируемого устройства, на коммутаторе 5 набирают номер тактового импульса , в котором необходимо определить логическое значение сигнала на контролируемом выходе регулируемого устройства . Номер тактового импульса задаетс  в дополнительном коде и определ етс  коммутацией наборного пол  коммутатора 5, который может быть реализован в виде набора механических переключателей . Вход Т пробника подсоедин ют к контролируемому выходу регулируемого устройства. После этого регулируемое устройство устанавливаетс  в исходное состо ние, что вызывает по вление сигнала на входе 3 пробника, который устанавливает триггеры 9-14-в состо ние О, триггер 15 - в состо ние 1, а номер тактового импульса из коммутатора 5 переписываетс  в счетчик 8. После по влени  сигнала на входе 3 из регулируемого устройства поступают на вход 2 тактовые импульсы, синхронно с которыми выполн етс  программа работы регулируемого устройства. Тактовые импульсы проход т через элемен И 4, на входе которого имеетс  разрешающий сигнал с пр мого выхода триггера 15, и поступают на счетный вход счетчика 8. В счетчике 8 тактовые ,импульсы добавл ютс  к установленному дополнительному коду тактового импульса, при поступлении которого необходимо определить логическое значение сигнала на контролируемом выходе. Подсчет тактовых импульсов производитс  счетчиком 8 до тех пор, пока на его выходе не по вл етс  импульс переноса, означающий, что на вход 2 пробника поступил тактовый импульс, в котором необходимо определить логическое значение сигнала на входе 1 пробника. Импульс сквозного переноса пбступает на динамические С-входы триггеров 9, 10, 11, 12 и 15 и D-входы триггеров 13 и 14. При этом по переднему фронту импульса переноса состо ни , имеющиес  на выходах пороговых блоков 6 и 7, записываютс  соответственно в триггерах 9 и 10, а по заднему - в триггеры 1 1 и 1 2 .
Переключением пороговых блоков 6 и 7 в 1 во врем  выбранного тактового импульса, поступающего на входы триггеров 13 и 14, устанавливают последние в 1. По заднему фронту выбранного тактового импульса происходит переключение триггера 15 в состо ние Я. Уровень О с пр мого выхода триггера 15 запрещает дальнейшее поступление тактовых импульсов на счетньм вход счетчика 8 через элемент И 4. На выходах триггеров 9-14 устанавливаетс  код, характеризующий измерение контролируемого сигнала в выбранном такте работы провер емого устройства, который поступает на входы дешифратора 16. На выходах дешифратора 16 устанавливаютс  сигналы, управл ющие блоком 17 индикации , на котором отображаетс  характер переключени  контролируемого сигнала во врем  выбранного такта работы провер емого устройства.
Работа пробника в синхронном режиме по сн етс  данными, приведенными на фиг. 2. В графе Контролируемый сигнал приведены условное обозначение типов и эпюры сигналов, пос- тупающих на вход 1 пробника в течение времени, равного длительности выбранного синхроимпульса. В графе Индикаци  отображаетс  индикаци  контролируемого си -нала на блоке 17 индикации.

Claims (1)

  1. Формула изобретени 
    Q Логический пробник, содержащий первый и второй пороговые блоки,с первого по п тый триггеры, счетчик, элемент И, коммутатор, дешифратор, блок индикации,с первого по четвертый
    5 входы блока индикации соединены с соответствующими выходами дешифратора , с первого по четвертый входы дешифратора соединены с соответствующими выходами с первого по четвертый
    Q триггеры, выход первого порогового блока соединен с D-входами первого и третьего триггеров, выход второго порогового блока - с D-входами второго и четвертого триггеров, входы пер5 вого и второго пороговых блоков соединены с информационным входом пробника , второй вход которого соединен с первым входом элемента И, второй вход которого соединен с пр мым вы0 ходом п того триггера, а выход - с первым входом счетчика, второй вход которого соединен с третьим входом пробника, S-входом п того триггера, и R-входами первого -четвертого триггеров , выходы коммутатора соединены с (т1-2) входами счетчика, выход которого соединен с пр мыми С-входами первого, второго триггеров и инверсными С-входами третьего, четвертого
    Q и п того триггеров, инверсный выход п того триггера подключен к его D- входу, отличающийс  тем, что, с целью повышени  достоверности контрол , в него введены шестой и
    g седьмой триггеры, выходы которых под- ключены к п тому и шестому входам дешифратора , R-входы - к третьему входу пробника, D-входы - к выходу счетчика , а пр мые С-входы - к соответствующим выходам первого и второго пороговых блоков, седьмой и восьмой входы дешифратора соединены с соответствующими выходами первого и второго пороговых блоков, п тый, шестой и седьмой выходы дешифратора соединены с соответствующими входами блока индикации.
    5
    0
    5
    Редактор Л.Пчолинска 
    Составитель В.Юхлин
    Техред Л. Сердюкова Корректор А.Обручар
    Заказ 5563/45
    Тираж 730Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб,, д. 4/5
    Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4
    фиг.г
SU864058383A 1986-04-16 1986-04-16 Логический пробник SU1352421A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864058383A SU1352421A1 (ru) 1986-04-16 1986-04-16 Логический пробник

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864058383A SU1352421A1 (ru) 1986-04-16 1986-04-16 Логический пробник

Publications (1)

Publication Number Publication Date
SU1352421A1 true SU1352421A1 (ru) 1987-11-15

Family

ID=21234341

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864058383A SU1352421A1 (ru) 1986-04-16 1986-04-16 Логический пробник

Country Status (1)

Country Link
SU (1) SU1352421A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 1242863, кл, G 01 R 31/28, 1985, *

Similar Documents

Publication Publication Date Title
SU1352421A1 (ru) Логический пробник
KR910008417A (ko) 펄스 폭 측정회로 및 방법
US4423337A (en) Gate circuit for a universal counter
SU1503031A1 (ru) Устройство дл контрол цифровых блоков
SU1381509A1 (ru) Устройство дл контрол логических блоков
SU1242863A1 (ru) Логический пробник
SU970281A1 (ru) Логический пробник
SU1032428A1 (ru) Устройство дл контрол цифровых сигналов
SU1275335A1 (ru) Логический пробник
SU1226619A1 (ru) Формирователь последовательности импульсов
SU853671A1 (ru) Устройство дл контрол фазовыхиСКАжЕНий СигНАлА ВОСпРОизВЕдЕНи
RU2002301C1 (ru) Устройство дл определени показателей надежности объектов
SU1538163A1 (ru) Устройство дл измерени времени дребезга контакта
SU1343413A1 (ru) Сигнатурный анализатор
SU1381419A1 (ru) Цифровой измеритель длительности временных интервалов
SU1531100A1 (ru) Устройство дл контрол радиоэлектронных блоков
SU1246098A1 (ru) Устройство дл контрол цифровых узлов
SU1304174A1 (ru) Устройство дл контрол монотонно измен ющегос кода
SU1534461A1 (ru) Устройство дл контрол группы цифровых узлов
SU1370754A1 (ru) Устройство дл контрол импульсов
SU1383370A1 (ru) Устройство дл контрол логических блоков
SU610297A1 (ru) Устройство экстрапол ции временного интервала
SU1255985A1 (ru) Устройство дл измерени временных интервалов /его варианты/
SU1226472A1 (ru) Устройство дл формировани тестов
SU1439744A1 (ru) Устройство дл формировани кодовых последовательностей