SU1304174A1 - Устройство дл контрол монотонно измен ющегос кода - Google Patents
Устройство дл контрол монотонно измен ющегос кода Download PDFInfo
- Publication number
- SU1304174A1 SU1304174A1 SU853906943A SU3906943A SU1304174A1 SU 1304174 A1 SU1304174 A1 SU 1304174A1 SU 853906943 A SU853906943 A SU 853906943A SU 3906943 A SU3906943 A SU 3906943A SU 1304174 A1 SU1304174 A1 SU 1304174A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- memory block
- information
- comparator
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вьмислительной технике. Его использование в системах контрол монотонно измен ющихс цифровых процессов позвол ет повысить информативность устройства, которое содержит блок 1 пам ти, компаратор 3, формирователь 5 импульсов и генератор 7 запуска. Введение блока 2 пам ти, приемника 4 информации (цифровое табло), элементов. И 6 и ИЛИ 8, триггеров 9,10 обеспечивает возможность визуального сравнени текущего значени входного кода с предьщущим как в автоматическом режиме, так и при однократных запусках. 1 ил. г с ® (Л оа О J |
Description
Изобретение относитс к автоматике и вычислительной технике и может Йыть использовано в системах контро- jjiH монотонно измен ющихс цифровых процессов.
Цель изобретени - повышение информативности устройства.
На чертеже приведена функциональна схема устройства.
Устройство дл контрол монотонно измен ющегос кода содержит пер- )вый и второй блоки 5 и 2 пам ти, компаратор 3, приемник 4 информации, формирователь 5 импульсов, элемент И 6s генератор 7 запуска, элемент ИЛИ 8, первый 9 и второй 10 триггеры. На чертеже обозначены информационный вход 11 , первые 12 и второй 13 управл ющие входы.
Блоки 1,2 пам ти выполнены на оперативно запоминающих устройствах СОЗУ). Приемником 4 информации может быть, например, цифровое табло. Генератор 7 запуска может быть выполнен в виде кнопки.
Устройство работает следующим образом .
Устройство может работать с параллельными и последовательными коледующим на входе 11. В блоке 2 па м ти по каждому циклу сравнени за с тс и хран тс до следующего цик сравниваемые значени кодов, котор
5 вывод тс на приемник 4 информаци В момент времени, когда сравниваем коды отличны друг от друга бол ее, на заданную величину, например ±1 дискрет младшего разр да, компарат
10 3 вырабатывает импульс, устанавлив щий триггер 9 в состо ние 1. В о щем случае этот импульс может сфор мироватьс в любой момент времени внутри временного интервала, соотв
15 ствующего длине кодового слова. По заднему фронту строба слова, посту ющему на вход синхронизации тригге 10 (внутри переменного интервала которого сформировалс импульс ком
20 паратора 3), последний установитс состо ние О по инверсному выходу Таким образом вслед за этим прекратитс подача импульсов формирова л 5 через элемент И 6 на блок 2 и
25 нем зафиксируютс два полных значе кодов, в момент сравнени которых изошел сбой. После этого по коду н управл ющих вхо,цах 12 (по адресу) с хода блока 2 пам ти может быть выв
дами, поступающими как старшими, так 30 ден необходимый код на приемник 4
и младшими разр дами вперед. Устройство работает в двух режимах - в режиме автоматического контрол монотонной последовательности кодов или
в режиме индикатора текущих значений 35 формировани входного кода (кодова
кодов, который необходим при регулировке , испытани х, ремонте контролируемых приборов.
В режиме автоматического контрол на управл ющий вход 13 сигнал не поступает и через элемент ИЛИ 8 на обнуление триггеров 9 и 10 поступает сигнал только генератора 7 запуска . При этом, при поступлении первого импульса генератора 7 на инверсном выходе триггера 10 устанавливаетс потенциал 1, который разрешает прохождение сигналов синхронизации формировател 5 импульсов через элемент. И 6. В случае последовательных кодов это импульс (строб слова) С длительностью, равной длине контролируемого кодового слова. Указанные импульсы поступают также на блок 1 пам ти и компаратор 3 дл осуществлени синхронного приема кодов с входа П и сравнени предыдущего, хран щегос в блоке 1 пам ти, с последующим на входе 11. В блоке 2 пам ти по каждому циклу сравнени занос тс и хран тс до следующего цикла сравниваемые значени кодов, которые
вывод тс на приемник 4 информации. В момент времени, когда сравниваемые коды отличны друг от друга бол ее, чем на заданную величину, например ±1 дискрет младшего разр да, компаратор
3 вырабатывает импульс, устанавливающий триггер 9 в состо ние 1. В общем случае этот импульс может сформироватьс в любой момент времени внутри временного интервала, соответствующего длине кодового слова. По заднему фронту строба слова, поступающему на вход синхронизации триггера 10 (внутри переменного интервала которого сформировалс импульс компаратора 3), последний установитс в состо ние О по инверсному выходу. Таким образом вслед за этим прекратитс подача импульсов формировател 5 через элемент И 6 на блок 2 и в
нем зафиксируютс два полных значени кодов, в момент сравнени которых произошел сбой. После этого по коду на управл ющих вхо,цах 12 (по адресу) с выхода блока 2 пам ти может быть вывеинформации , что позволит провести оценку характера сбо ,
Дл того, чтобы обеспечить запуск устройства в любой момент времени
последовательность может иметь боль- щой временной цикл формировани ), , по поступлении импульса с генератора 7 запуска формирователем 5 импульсов на его втором выходе формируетс одиночный строб, поступающий на управл ющий вход компаратора 3 и запрещающий формирование на его выходе сигнала сбо о Задний фронт одиночного строба формируетс по окончании первого строба слова вслед за импульсом запуска в формирователе 5 импульсов. Таким образом перва кодова комбинаци с входа 11 заноситс в блок 1 пам ти без сравнени с кодом, находившимс в нем.
Дл перехода на режим визуального, например, контрол на вход 13 подаетс сигнал 1, который удерживает через элемент ИЛИ 8 триггер 10 в состо нии I по инверсному выходу. При этом независимо от сигналов компаратора 3 все стробы слова будут
313
проходить через элемент И 6 и на выходе блока 2 будет фиксироватьс текущее значение входного кода.
Таким образом, в устройстве достигаетс повышение информативности контрол монотонно мен ющихс кодов вследствие возможности, например, визуального сравнени значений кодов при которых произошел сбой. Это позвол ет оперативно определить харак- тер и место сбо в источнике кодовых ,последовательностей. Дополнительным преимуществом вл етс возможность визуального контрол работы устройства по смене кодов на табло как в режиме автоматического контрол , так и при использовании устройства в режиме индикатора текущих значений кода независимо от наличи сбоев.
Claims (1)
- Формула изобретениУстройство дл контрол монотонно измен ющегос кода, содержащее генератор запуска, первый выход которого соединен с входом формировател импульсов, первый и второй выходы которого подключены к первым управл ющим входам соответственно первого блока пам ти и компаратора, отличающеес тем, что, с целью повьш1ени информативности устройстваРедактор М.Товтин Заказ 1324/57Составитель О.Ревинский Техред И.ПоповичКорректорТираж 902ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д.4/5Производственно-полиграфическое предпри тие, г.Ужгород, ул,Проектна ,4744в него введены триггеры, элемент ИЛИ, элемент И, приемник информации и второй блок пам ти, первый информационный вход которого объединен с первыми информационными входами первого блока пам ти и компаратора и вл етс информационным входом устройства , выход первого блока пам ти соединен с вторыми информационными входами компаратора и второго блока пам ти, выход которого подключен к входу приемника информации, второй выход генератора запуска соединен с первым входом элемента ИЛИ, выход которого подключен к R-входам первого и второго триггеров, выход компаратора соединен с S-входом первого триггера, пр мой выход которого подключен к 0 входу второго триггера, инверсный выход которого соединен с первым входом элемента И, первый выход формировател импульсов подключен к второму управл ющему входу компаратора, С-входу второго триггера и второму входу элемента И, выход которого соединен с управл ющим входом второго блока пам ти, адресные входы которого и второй вход элемента ИЛИ вл ютс соответственно первыми и вторым управл ющими входами устройства .Корректор Е.Рошко
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853906943A SU1304174A1 (ru) | 1985-05-29 | 1985-05-29 | Устройство дл контрол монотонно измен ющегос кода |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853906943A SU1304174A1 (ru) | 1985-05-29 | 1985-05-29 | Устройство дл контрол монотонно измен ющегос кода |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1304174A1 true SU1304174A1 (ru) | 1987-04-15 |
Family
ID=21181344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853906943A SU1304174A1 (ru) | 1985-05-29 | 1985-05-29 | Устройство дл контрол монотонно измен ющегос кода |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1304174A1 (ru) |
-
1985
- 1985-05-29 SU SU853906943A patent/SU1304174A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1304174A1 (ru) | Устройство дл контрол монотонно измен ющегос кода | |
SU1246098A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1451702A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU1298786A1 (ru) | Устройство дл контрол работы и просто оборудовани | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1359904A1 (ru) | Устройство контрол двоичных счетчиков с последовательным вводом информации | |
SU1314343A1 (ru) | Устройство дл фиксации неустойчивых сбоев | |
SU1183972A1 (ru) | Устройство дл имитации отказов дискретной аппаратуры | |
SU1352421A1 (ru) | Логический пробник | |
SU1256101A1 (ru) | Устройство дл контрол цифровых блоков пам ти | |
SU1383370A1 (ru) | Устройство дл контрол логических блоков | |
SU1439602A1 (ru) | Устройство дл контрол объектов дискретного действи | |
SU900286A1 (ru) | Устройство дл контрол цифровых систем | |
SU1129723A1 (ru) | Устройство дл формировани импульсных последовательностей | |
SU1166120A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1354195A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1352420A1 (ru) | Логический пробник | |
SU1705876A1 (ru) | Устройство дл контрол блоков оперативной пам ти | |
SU1260962A1 (ru) | Устройство дл тестового контрол временных соотношений | |
SU1236485A1 (ru) | Устройство дл контрол схем сравнени | |
SU1160245A1 (ru) | "диckpethый дatчиk уpobhя жидkoctи" | |
SU1223233A1 (ru) | Устройство дл контрол однотипных логических узлов | |
SU1228140A1 (ru) | Устройство дл индикации | |
SU1404965A2 (ru) | Устройство дл контрол уровн сигналов | |
SU1103198A1 (ru) | Устройство управлени регистром цифрового реле оборотов |