SU1314343A1

SU1314343A1 - Устройство дл фиксации неустойчивых сбоев

Info

Publication number: SU1314343A1
Application number: SU864015794A
Authority: SU
Inventors: Юрий Робертович Жердев; Александр Валентинович Дрозд; Валерий Владимирович Лебедь; Владимир Сергеевич Волощук; Виктор Леонтьевич Панченко
Original assignee: Специальное Проектно-Конструкторское Бюро "Дискрет" Одесского Политехнического Института
Priority date: 1986-01-31
Filing date: 1986-01-31
Publication date: 1987-05-30

Abstract

Изобретение относитс к вычислительной технике. Целью изобретени вл етс повышение достоверности работы устройства . Устройство содержит счетчик 2 номера текущего элемента, счетчик 3 циклов контрол , регистр 4, узел 5 стробировани , схему 7 сравнени , нервый блок 11 индикации , первый триггер 13, коммутатор 1, дешифратор 6, второй и третий триггеры 12, 8, элементы И 9, 10, второй блок 14 индикации и элемент ИЛИ 15. Устройство позвол ет, кроме фиксации неустойчивого сбо на временном интервале, фиксировать сбои в самом устройстве. 2 ил. (Л со 4 00 со фиг. /

Description

Изобретение относитс к вычислительной технике.

Целью изобретени вл етс повышение достоверности работы устройства.

На фиг. 1 представлена структурна схема предлагаемого устройства; на фиг. 2 - временные диаграммы, иллюстрирующие работу устройства.

Устройство дл фиксации неустойчивы.х сбоев содержит коммутатор 1, счетчик 2 номера текущего элемента, счетчик 3 циклов контрол , регистр 4, узел 5 стробирова- НИИ, дешифратор 6, схему 7 сравнени , третий триггер 8,первый элемент И 9, второй элемент И 10, первый блок 11 индикации, второй 12 и первый 13 триггеры, второй блок 14 ин- jj дикации, элемент ИЛИ 15, информационный вход 16, тактовый вход 17, вход 18 запуска, вход 19 начальной установки и выход 20 сбо .

Устройство работает следующим образом.

На вход 19 начальной установки устрой10

рол ); 2. цикл самоконтрол устройства (второй цикл контрол ); 3. контроль исследуемого элемента (последующие циклы контрол ).

После заверщени всех циклов контрол одного элемента информации, с приходом очередного сигнала начала цикла контрол увеличиваетс на единицу код на выходе старших разр дов счетчика 3 циклов контрол , количество которых равно разр дности счетчика 2 номера текущего элемента. Это обес печивает возможность по влени на выходах старших разр дов счетчика 3 циклов контрол последовательно всех номеров элементов информации.

Коды с информационных выходов счетчика 2 номера текущего элемента и счетчика 3 циклов контрол поступают на входы узла 5 стробировани , который при поразр дном совпадении кодов, поступающих с выхода счетчика 2 номера текущего элества поступает сигнал, устанавливающий 20 мента и выходов старших разр дов счетчисчетки 2 номера текущего элемента и счетчик 3 циклов контрол в единичное состо ние , а первый блок 11 индикации и первый триггер 13 в нулевое состо ние. Нулевым

ка 3 циклов контрол , вырабатывает на втором выходе единичное значение. Сигнал с второго выхода узла 5 стробировани поступает на единичный вход третьего триггера

уровнем синхросигнала, поступающего с так- -,с 8, на выходе которого вырабатываетс сигt 7 ,Ч.О -.-иОП PlOQr OIIIOlJT.ja Г Т ООиЮиТДС1 Г Г II II ri 11 о

тового входа 17, третий триггер 8 устанавливаетс в нулевое состо ние, а нулевым уровнем сигнала с пр мого выхода дешифратора 6 второй триггер 12 - в нулевое состо ние .

нал разрешени сравнени , поступающий на схему 7 сравнени . Если совпадение кодов происходит на первом цикле контрол , на что указывает нулевой код на выходе младших разр дов счетчика 3 циклов контрол .

На вход запуска поступает сигнал, ука- 30 ™ первом и третьем выходах узла 5 стробировави вырабатываютс соответственно сигналы приема в регистр 4 и запрещени приема и третий триггер 8. Таким образом, на первом цикле контрол не вырабатываетс сигнал разрешени сравнени и в

зывающии на начало очередного цикла контрол . В каждом цикле контрол на контролируемый информационный вход 16 устройства поступает контролируема последовательность разр дных элементов информации, воспроизводима контролируемым объектом по одному и тому же алгоритму. Контролируема информаци поступает на первые входы коммутатора 1, который транслирует ее на входы регистры 4 и первые входы схемы 7 сравнени , во всех циклах контрол за исключением цикла самоконтрол . В цикле самоконтрол на первый вход схемы 7 сравнени через коммутатор 1 поступает инверсное значение информации, записанной в регистре 4. Длительность цикла контрол определ бировави вырабатываютс соответственно сигналы приема в регистр 4 и запрещени приема и третий триггер 8. Таким образом, на первом цикле контрол не вырабатываетс сигнал разрешени сравнени и в

эс регистр 4 записываетс элемент контролируемой информации, причем записываетс элемент с номером, указываемым старшими разр дами счетчика 3 циклов контрол .

Схема 7 сравнени выполн ет функцию сравнени только при подаче на ее входы

40 элементов информации с одинаковыми номерами (по сигналу разрешени сравнени ), причем с выхода регистра 4 снимаетс элемент, записанный на первом цикле контрол . Схема 7 сравнени выполн ет поразетс разр дностью счетчика 2 номера теку- дс р дное сравнение значений элементов и при щего элемента, на счетный вхОд которого,их полном совпадении вырабатывает нуле вл ющийс тактовым входом 17 устройства,вой код на первом выходе и нулевое знапоступают синхросигналы, стробирующие эле- чение сигнала на втором выходе. При несов- менты контролируемой информации. Количество циклов контрол определ етс разр дностью счетчика 3 циклов контрол , на 50 счетный вход которого поступают сигналы начала очередного цикла контрол . Старшие разр ды счетчика 3 циклов контрол определ ют номер исследуемого элемента, а млад- щие - номер текущего цикла контрол .

Контроль каждого исследуемого элемен- 55 та контролируемой информации состоит из следующих этапов (фиг. 2):

1. занесение элемента контролируемой информации в регистр 4 (первый цикл контпадении значений элементов информации на втором выходе схемы 7 сравнени вырабатываетс единичное значение, которое через второй элемент И К) устанавливает первый триггер 13 в единичное состо ние, которое индицируетс вторым блоком индикации и через элемент ИЛИ 15, выход которого вл етс выходом сбо устройства, запрещает прохождение импульсов на счетные входы счетчика 2 номера текущего элемента и счетчика 3 циклов контрол .

В цикле самоконтрол , который идентифицируетс дешифратором 6 при коде еди

После заверщени всех циклов контрол одного элемента информации, с приходом очередного сигнала начала цикла контрол увеличиваетс на единицу код на выходе старших разр дов счетчика 3 циклов контрол , количество которых равно разр дности счетчика 2 номера текущего элемента. Это обеспечивает возможность по влени на выходах старших разр дов счетчика 3 циклов контрол последовательно всех номеров элементов информации.

Коды с информационных выходов счетчика 2 номера текущего элемента и счетчика 3 циклов контрол поступают на входы узла 5 стробировани , который при поразр дном совпадении кодов, поступающих с выхода счетчика 2 номера текущего элемента и выходов старших разр дов счетчика 3 циклов контрол , вырабатывает на втором выходе единичное значение. Сигнал с второго выхода узла 5 стробировани поступает на единичный вход третьего триггера

8, на выходе которого вырабатываетс сиг8 , на выходе которого вырабатываетс сигиОП PlOQr OIIIOlJT.ja Г Т ООиЮиТДС1 Г Г II II ri 11 о

™ первом и третьем выходах узла 5 стробировави вырабатываютс соответственно сигналы приема в регистр 4 и запрещени приема и третий триггер 8. Таким образом, на первом цикле контрол не вырабатываетс сигнал разрешени сравнени и в

регистр 4 записываетс элемент контролируемой информации, причем записываетс элемент с номером, указываемым старшими разр дами счетчика 3 циклов контрол .

элементов информации с одинаковыми номерами (по сигналу разрешени сравнени ), причем с выхода регистра 4 снимаетс элемент, записанный на первом цикле конт чение сигнала на втором выходе. При несов-

падении значений элементов информации на втором выходе схемы 7 сравнени вырабатываетс единичное значение, которое через второй элемент И К) устанавливает первый триггер 13 в единичное состо ние, которое индицируетс вторым блоком индикации и через элемент ИЛИ 15, выход которого вл етс выходом сбо устройства, запрещает прохождение импульсов на счетные входы счетчика 2 номера текущего элемента и счетчика 3 циклов контрол .

В цикле самоконтрол , который идентифицируетс дешифратором 6 при коде единицы на выходах младших разр дов счетчика 3 циклов контрол , на входы схемы 7 сравнени подаютс пр мое и инверсное значени элемента, записанного в регистр 4 и в первом цикле контрол . При поступлении сигнала разрешени сравнени на выходах схемы 7 сравнени формируетс результат сравнени , который поступает на входы первого элемента И 9.Значение сигнала с выхода первого элемента И 9 записываетс во второй триггер 12 по перепаду 1/0 сигнала , поступающего с выхода третьего триггера 8. Второй триггер 12 останетс в нулевом состо нии, если на первом выходе схемы 7 сравнени будет единичный код и на втором выходе единичное значение сигнала, что соответствует правильной работе устройства. В противном случае второй триггер 12 устанавливаетс в единичное состо ние, которое индицируетс блоком 2 индикации и через элемент ИЛИ 15 запретит прохождение импульсов на счетные входы счетчика 2 номера текущего элемента и счетчика 3 циклов контрол . На выходе 20 сбо по витс сигнал сбо .

В цикле самоконтрол прохождение сигнала на единичный вход первого триггера 13 с второго выхода схемы 7 сравнени блокируетс инверсным выходом дещифра- тора 6 на втором элементе И 10.

Код с первого выхода схемы 7 сравнени поступает на первый вход первого блока 11 индикации, на второй вход которого поступает код с выхода старших разр дов счетчика 3 циклов контрол . При этом первый блок 11 индикации показывает номера разр дов элемента и номер самого элемента информации, по которому зафиксирован неустойчивый сбой или вы влен сбой при самоконтроле.

Claims

Формула изобретени

Устройство дл фиксации неустойчивых сбоев, содержащее счетчик номера текущего элемента, счетчик циклов контрол , схему сравнени , узел стробировани , регистр , первый триггер, первый блок индикации , причем тактовый вход устройства соединен со счетным входом счетчика номера текущего элемента, выход которого соединен с первым входом узла стробировани , первый выход которого соединен с син- хровходом регистра, выход которого соединен с первым информационным входом схемы сравнени , выход равенства которой

0

5

0

5

0

5

0

5

соединен с первым информационным входом первого блока индикации, второй информационный вход которого соединен с первым разр дным выходом счетчика циклов контрол и вторым входом узла стробировани , третий вход которого соединен со вторым разр дным выходом счетчика циклов контрол , счетный вход которого соединен с входом запуска устройства, вход начальной установки устройства соединен с входами начальной установки счетчика номера текущего элемента, счетчика циклов контрол , первого блока индикации и первого триггера, отличающеес тем, что, с целью повышени достоверности работы устройства, в него введены коммутатор, дешифратор, второй и третий триггеры, первый и второй элементы И, элементы ИЛИ и второй блок индикации, причем информационный вход устройства соединен с первым информационным входом коммутатора, второй информационный вход которого соединен с выходом регистра, выход коммутатора соединен с информационным входом регистра и с вторым информационным входом схемы сравнени , управл ющий вход коммутатора соединен с нулевым входом второго триггера и с пр мым выходом дешифратора, инверсный выход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента И и подключен к выходу неравенства схемы сравнени , второй вход второго элемента И соединен с выходом равенства схемы сравнени , выход первого элемента И соединен с единичным входом первого триггера, пр мой выход которого соединен с первым входом элемента ИЛИ и с первым входом второго блока индикации, инверсный выход второго элемента И соединен с информационным входом второго триггера , пр мой выход которого соединен с вторым входом второго блока индикации и вторым входом элемента ИЛИ, инверсный выход которого вл етс выходом сбо устройства и подключен к входам синхронизации счетчика но.мера текущего элемента и счетчика циклов Jкoнтpoл , второй выход которого соединен с входом дешифратора, нулевой вход третьего триггера соединен с тактовым входом устройства, информационный вход и вход синхронизации третьего триггера соединены соответственно с вторым и третьим выходами узла стробировани , пр мой выход третьего триггера соединен с входом разрешени схемы сравнени и синхровхо- дом второго триггера.

Сбой 8 рабочем

Занесение Самоконт- элемента роль инсрорноцт}

С5ои при самоконтром

Вы вление не- ycmouijueo - го сбо

Занесение Сапоконт элемента щ роль озормацци I

п

П

П.

П

фиг. 2

Г1

П

Л