SU1273933A1 - Устройство дл имитации неисправностей - Google Patents

Abstract

Изобретение относитс  к области вычислительной техники и может быть использовано при отработке оборудовани  и программ, выполн ющих контроль и диагностирование неисправностей . Целью изобретени   вл етс  повышение надежности за счет блокировки совместного задани  неисправностей по различным каналам. Устройство содержит два регистра адреса, блок сравнени  адресов, элемент ИЛИ, два регистра кода, блок сравнени  кодов, счетчик циклов, регистр циклов, блок сравнени  циклов, шифратор неисправностей, счетчик тактов, блок сравнени  тактов , регистр тактов, четыре элемента И, два элемента НЕ, триггер, два формировател  сигнала неисправности , формирователь импульсов, 1 ил.

Description

ю

00 со со

со

Iuj.r.uo;; 11л::ап- ке и может бьпЬ vicjiojihзг ::ано ;уи отработке оборудовани  i; ;;|,-огйамь1 ; чьпюликюи их контроль и

U.c;j ь i :;;i 6ut;-v2K)if; - ло ьп11е; ие на

;г:VTffj ч - .(.: ппйс: -;м  й бло).

Устройство дл  имитации неисттрувностей содержит первый и второй регистры адреса 1 и 2, соединенные с бло) 3 сравнени  адресов, который BbixcvioM соединен с входом элемента ИЛИ А, первый и второй регистръ кода 5 и 6, соединенные с блоком 7 сра}знени  кодов, счетчик 8 циклогг: ,, регистр 9 циклов, соединеннье е блоком 10 сравнени  циклов, который выходом соединен с вторым входсг .-- ;эле.1ента ИЛИ 4, выход которого пслтключен к и ншрато1)у 1 1 неисправ- HOCieiJ и к входу разрешени  триггера 2, иы;чод которого соед,инен е Бходом разрешени  счетчика 13 тактов , выходом соединенного с входом блока 14- сравнени  тактов, вторым 13ХОДОМ соединеннсго с регистром 15 тактоз. а вь ходо - - с входами выходных элементов И б-18 и элемента НЕ 19 5 Бьп;одом с:оедипенного с входом элемента И 20., выходом соединенного со счетным входом счетчика 3 тактов а вторым входом, который  вл етс  тактоЕым входом устройства; с входом второго элемеьгга НЕ 2, выходом подключенното к вг:одак еиихронизации блока 14 сравнени  тагстов, триггера i2. блока 10 сравнени  циклов, блока 3 сравнени  адресов и блока 7 срав1 ени  кодов, выход которого подключен к входу счетчика циклов 8, вход обнулени  которого подключен к обнул ющим входам первого регистра адреса 1, первого регистра кода 5, счетчика 13 тактов, триггера 12 и  вл етс  входом начальной установки устройства , причем выходы шифратора 11 неисправностей подключены к вторым входам соответствующих выходных элементов И 16-18, выходы которых соединены соответственно с первым и вторы формировател ми 22 и 23 сигналов ;Неисправностей и формирователем 24 импульсов, выходы которых  вл ютс 

ir.::::i,j;-JM ; слгпалов неисправности устройства . .

УстрО1;Ство работает слецуюним образом ,

Цтп; ио.7отовке vcTiortvi ва к рабо - чс группл ад1тес1плх иходов ит&рого peiHCTpa 2 a,ripeca до/п-слтсчаетс  к передачи адреса ко.1анд, руппа н;формационных входов второго регистра 6 кода, подключаете  к п.еплм передачи кодовых слов, тактовый вход устройства подключаетс  к генератору тактовой частоты, а вход обнулени  к устройству обнулени  или к управл ющему выходу ЦВМ. Выходы устройства подключаютс  к выбранной точке схемы ЦВМ или к внешним ев з м ЦЕМ, в которых необходимо имргтировать неисгравность . В исходном состо нии регистры 1 и 5 счетчиков 8 и 13 и триггер 12 обнулены.

Дл  внесени  определенной неисправности в необходимом такте по заданному адресу или коду в нужном цикле устанавливаютс  начальные ус лозгк ;- ПС втором регистре 2 адреса ;-;:t:jec команды во втором ретиегре 6 кода - код слова, в регистре 15 тактон - количество i/aKToa в шифраторе 1 1 неиспрагдо:-тей - неисправности . , услови  задаютс  гумблерамг .-u y-;Hyio nepe,j, началом рабо ты„

п;)с.Паммъ1 в опре,- .:е;-;и 3 первый 1насываетс  адрес - -:еанному во второй регистр 2 адреса, Ка выходе блока 3 сравнени  адреса по вл етс  сигна.} сравнени , который через элемен 1ШИ 4 поступает на. шифратор ;;:i- исправности, подготавлива  те;.; самым внесение опреде:1енного и.;,а неисправности и на триггер 12 - который по сигналу тактовой частоты во второй половине периода переключаетс  в единичное состо ние, после чего счетчик 13 тактов начинает считать сигналы тактовой чз..

Claims (1)

1. В случае равенства количества тактов в счетчике 13 тактов и в регистре Ь тактов блок 14 сравнени  такгов выдает сигнал, поступающий через элемент НЕ 19:на элемент И 20, за .преща  тем сам1з1м прохождение сигналов тактовой частоть на счетчик 13 тактов 5 и одновременно поступает на вглходные элементы И 16-18, разреша  тем оабсту олиого нз ({)Орьп1рователей 2/., 2Г) ujiii формировател  24 импульсов. При поступлении сигнала с шифратора 1 1  еггсправности на вы I . ( II 16 срабатывает пер г т J jif 22 неисправности э Il 1 I м (i I в цепи; при поступлении сигнала на выходной элемент 1117 срабатывает второй формирователь 23 нелсправности, имитирующий замыкание. Ilpi-i поступлении сигнала на выходной элемент И 18 срабатывае формирователь 24 импульсов, имитирующий одиночный импульс с уровнем логического нул , что воспринимаетс  как неисправность в данной точке (уровень логической единицы замен етс  уровнем логического нул ) . Пос ле этого устройство приводитс  в ис ходное состо ние и подготавливаетс  к очередном, заданию неисправности. При поступлении с регистра 5 код кодового слова, совпадающего с кодо занесенным в регистр 9, блок сравнени  кодов выдает сигнал, подсчиты ваемый счетчиком циклов. При равенстве количества совпадений состо ний регистров 5 и 6, подсчитанных счетчиком циклов 8, и количества ЦИКЛОВ; занесенного в регистр циклов 9, блок 10 сравнени  циклов выдел ет сигнал сравнени , который через элемент Ш1И 4 поступает на шифратор 11 неисправности и триггер 12. В дальнейшем работа устройства происходит аналогично случаю совпадени  адресов. После по влени  одного из сигналов совпадени  на элементе ИЛИ 4 по вление второго сигнала совпадени  не измен ет работы устройства, так как триггер 12переключаетс  от воздейстБи  пер вого сигнала совпадени  и остаетс  в единичном состо нии до прихода обнул ющего сигнала. Формула изобретени Устройство дл  имитации неисправ ностей, содержащее первый и второй регистры кода, блок сравнени  кодов первый и второй регистры адреса, блок сравнени  адресов, регистр цик лов, счетчик циклов, блок сравнени  циклов, счетчик тактов, регистр так тов, Tpvirrep, блок сравнени  тактов три элемента И, два формировател  сигнала неисправности, формировател импульсов, элемент ИЛИ, шифратор неисправностей , причем информациоиньй вход первого регистра кода подключен к информапионному входу устройства, выходы первого и второго регистров кода соединены соответственно с первым и вторым информационными входами блока сравнени  кодов, выход равенства которого подключен к счетному входу счетчика циклов, выход которого соединен с первым информационным входом блока сравнени  циклов, второй информационный вход которого соединен с выходом регистра циклов, информационный вход первого регистра адреса подключен к адресному входу устройства, выход первого регистра адреса соединен с первым информационным входом блока сравнени  адресов 5 второй информационный вход которого соединен с выходом второго регистра адреса, входы сброса счетчика циклов, триггера, счетчика тактов первого регистра кода, первого регистра адреса объединены и подключены к входу начальной установки устройства , выходы шифратора неисправностей подключены к первым входам соответственно первого, второго и третьего элементов И, выходы которых подключены к входам соответственно первого, второго формирователей сигнала неисправности и формировател  импульсов, выходы которых  вл ютс  соответственно первым, вторым и третьим выходами сигналов неисправности устройства, отличающеес  тем, что, с целью повышени  надежности за счет блокировки совместного задани  неисправностей по различным каналам, в него введены два элемента НЕ, четвертый элемент И, причем тактовьш вход устройства подключен к первому входу четвертого элемента И и входу первого элемента НЕ, выход которого соединен .с синхровходом триггера, с входами разрешени  сравнени  блоков сравнени  кодов, тактов, адресов, ЦИКЛОВ, вход разрешени  триггера объединен с входом шифратора неисправностей и подключен к выходу элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами блока сравнени  циклов и блока сравнени  адресов, выход триггера соединен со счетным входом счетчика тактов, тактовый вход кото-