SU1117640A1 - Устройство дл контрол дискретных систем - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ СИСТЕМ, содержащее блок индикации, группу элементов И, регистратор , формирователь импульсов, два элемента ИЛИ и коммутатор-рас .пределитель, содержащий регистр сдвига и группу элементов И, причем выходы регистра сдвига коммутатора- распределител  соединены с первыми входами соответствующих элементов И группы и первыми входами соотнетствуищих элементов И группы коммутатора-распределител , вторые входы которых  вл ютс  информационными входами устройства, выходы элементов И группы коммутатора-распределител  соединены с соответствующими входами первого элемента ИЛИ, вторые входы элементов И группы объединены с первым входом второго элемента ИЛИ, выход которого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределител , выходы элементов И группы соединены с соответствующими входами блока индикации, отличающеес  тем, что, с целью повышени  достоверности контрол  в него введены третий и четвертый элементы ИЛИ, генератор импульсов, элемент И, блок хранени  эталонов, содержащий узел пам ти и группу элементов И, блок фиксации ошибки, содержащий три счетчика, дешифратор, шесть эле . ментов И, группу элементов И, восемь элементов ИЛИ, схему сравнени , сумматор по модулю два, элемент задержки , причем первые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки, с управл кицим входом сумматора по модулю два блока фиксации ошибки и выходом третьего элемента 11Г1И выходы элементов И группы блок фиксации ошибки/соединены с соответ (Л ствунлцими входами первого элемента ИЛИ блока фиксации ошибки, выход которого соединен с управл кщим входом регистратора, выход генератора импульсов соединен с вторым вхбдом первого элемента .И блока фиксации ошибки, выход которого соединен со счетным входом первого счетчика, вы ход которого соединен с входом депш05 4 фратора, первый и второй выходы кото;рого соединены с первыми вхсдами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены с соофветствующими входами четвертого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по модулю две блока фиксации ошибки, второй информационный вход которого соединен с выходом четвёртого элемента ИЛИ, вхо

Description

ры которого соединены с выходами со .ответствуницих элементов И группы бло|- ка хранени  эталонов, первые; входы которых соединены с выходами узла пам ти блока хранени  эталонов, вторые входы элементов И группы блока хранени  эталонов соединены с соответствукшщми выходами регистра сдвига коммутатора-распределител , вых.ац ;к11адтего разр да которого соединен с управл ющим входом узла пам ти бло ка хранени  эталонов, информационный вход которого  вл етс  входом эталонов устройства, выход регистратора соединен с первыми входами второго и третьего элементов И блока фиксации лошибки, выходы которого соединены со счетными входами соответственно второго и третьего счетчиков, выходы которых соединены соответственно с первым и вторым информационными входами схемы сравнени , управл идций вход которой соединен с входом элемента задержки и выходом п того элемента ШШ блока фиксации ошибки, первый ,вход которого соединен с третьим выходом дешифратора, четвертый и п тый выходы которого соединены соответственно с вторыми входами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены соответственно с вторыми входами второго и третьего элементов И блока фиксации ошибки, шестой выход дешифратора соединен с вторым входом п того элемента ИЛИ блока фиксации ошибки и первыми входами четвертого и п того элементов И блока фиксации ошибки, выходы которых соединены с соответствующими входами шестого элемента ИЛИ блока фиксации ошибки, 9ыход которого соединен с |1ервым входом второго элемента ИЛИ и первым входом Седьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочным входом первого счетчика, выход несравнени  схемь сравнени  соединен с вторым входом четвертого элемента И блока фиксации ошибки,и первым входом восьмого элемента ШШ блока фиксации ошибки, выход которого соединен с установочными входами второго и третьего счетчиков, выход сравнени  схемы сравнени  соединен с вторым входом восьмого элемента ИЛИ блока фиксации ошибки и первым входом шестого элемента И, блока фиксации ошибки, второй и третий входы которого соединены соответственно с выходом элемента задержки и пр мым выходом сумматора по модулю два блока фиксации ошибки, инверсный выход которого соединенс вторым входом п того элемента И блока фиксации ошибки, выход шестого элемента И блока фиксации ошибки соединен с вторым входом второго элемента ИЛИ и вторым входом седьмого элемента ИЛИ блока фиксации ошибки, первый, второй , четвертый и п тый выходы дешифратора соединены с вторыми входами соответствующих элементов И группы блока фиксации ошибки, регистра сдвига кр Ф1утатора-распределител  соединены с соответствуницими входами третьего элемента ИЛИ, выход элемента И соединен с информационным входом регистратора, выход шестого элемента ИЛИ блока фиксации ошибки  вл етс  выходом неисправности устройства.

Изобретение относитс  к автоматике , контрольно-измерительной и вычислительной технике и может быть использовано дл  контрол  и поиска неисправностей функциональных элементов дискретных систем.

Известно устройство дл  отыскани  неисправных узлов ЭЦВМ, содержащее блок коммзггации со схемой сравнени , второй вход котсчой подключен к эталонным узлам, а блок коммутации соединен с распределительным счетчиком, .служащим дл  управлени , последоватепьньтм подключением провер емых узлов через блок коммутации к первому входу схемы сравнени  Л.

Недостатками данного устройства  вл ютс  необходимость остановки ЭЦВМ дл  проведени  контрол , необходимость формировани  стимулирую щих воздействий дл  оценки реакции на них провер емых узлов, отсутствие индикации отказа и необходимость при менени  эталонных узлов. Наиболее близким техническим.рерением к предлагаемому  вл етс  устройство дл  контрол  функциональных элементов дискретных систем, содержа щее коммутатор-распределитель на регистре сдвига и элементах И, пер-вые входы которых подключен. к соот ветствующим входам сигналов контролируемых элементов коммутатора-распределител , а выходы соединены с соответствуинци выходами коммутатора-распределител , которые через первый элемент ИЛИ соединены с входом измерительной схемы. По числу контролируемых элементов устройство содержит группы последовательно вклю ченных элементов И, элементов пам ти и индйкаторньк ламп, формирователь импульсов и второй элемент ИЛИ, вход которого подключены соответственно к выходам измерительной cxeMbi и первого элемента ИЛИ, а выход соединен с входом формировател  импульсов присоединенного вькодом к управл ющему входу регистра сдвига коммутатора-распределител , информационные входы которого подключены к первым входам соответствукнцих элементов И, вторые входы которых соединены с выходом измерительной схемы 2 . Недостатком известного устройства  вл етс  невысока  достоверность контрол , поскольку однократное измерение при воздействии помех может дать неправильный результат. Цель изобретени  - повьштение достоверности контрол . Поставленна  цель достигаетс  тем что в устройство дл  контрол  дискретных систем, содержащее блок индикации , группу элементов И, регистратор , формирователь импульсов, два элемента ИЛИ и коммутатор-распределитель , содержащий регистр сдвига и группу элементов И, причем выходы ре гистра сдвига коммутатора-распредег лител  соединены с первыми входами соответствукнцих элементов И группы и первыми входами соответствующих элементов И группы коммутатора-распределител , вторые входы которых  вл ютс  информационными входами уст ройства, выходы элементов И группы коммутатора-распределител  соединены с соответствующими входами первого элемента ИЛИ, вторые входы элемен тов И группы объединены с первым входом второго элемента ИЛИ, выход ко торого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределител  выходы элементов И группы соединены с соответствующими входами блока индикации, введены третий и четвертьй элементы ИЛИ, генератор импульсов , элемент И, блок хранени  эталонов , содержащий узел пам ти и группу лементов И, блок фиксации ощибки, содержащий три счетчика, дешифратор шесть элементов И, группу элементов И, восемь элементов ИЛИ, схему сравнени , сумматор по модулю два, элемент задержки, причем перв.ые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки,-с управл ющим входом сумматора по модулю два блока фиксации ошибки и выходом третьего эле- мента ИЛИ, выходы элементов И групщд блока фиксации ршибки соединены с соответствующими входами первого элемента ИЛИ блока фиксации овшбки, выход которого соединен с управл ющим входом регистратора, выход генератора импульсов соединен с вторым входом первого элемента И блока фйксаг и ошибки, выход которого соедине .н со счетным входом первого счетчика, выход которого соединен с входом дешифратора, первый и второй выходы которого соединены с первыми входами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены с соответствующи- -, ми входами четвертого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по .модулю два блока фиксации ошибки, второй информационный вход которого соединен с выходом четвертого элемента ИЛИ, входы которого соединены с выходами соответствующих элементов И группы блока хранени  эталонов, первые входы которых соединены с -BbKoaavM узла пам ти блока хранени  эталонов, вторые входы элементов И группы блока хранени  эталонов соединены с соответствующими выходами регистра сдвига коммутатора-распределител , выход младшего разр да которого соединен с управл ющим входом , уз а пам ти блока хранени  эталонов, информационный вход которого  вл етс  входом эталонов устройства, выход регистратора соединен с первыми входа ми второго и третьего элементов И блока фикса ии ошибки, выходы которого соединены со cчeтны и входами соответственно второго и третьего счетчиков , выходы которых соединены соответственно с первьтм и вторым информационш 1ми входами схемы сравнени , управл ющий вход которой соединен с входом элемента эадержки и выходом п того элемента ИЛИ блока фиксации ошибки, первый вход которого соедишен с третьим выходом дешифратора, . четвертый и п тьй выходы которого соединены соответственно с вторыми входами второго и третьего элемен- тов ИЛИ блока фиксахщи ошибки, выходы которых соединены соответственно с вторыми входами второго и третьего элементов И блока фиксации ошибки, шестой выход дешифратора соединен с втррьш входом п того элемента ШШ блока фиксации ошибки и первыми входами четвертого и п того элементов И блока фиксации ошибки, выходы которых соединены с соответствуклщми входами шестого элемента ИДИ блока фиксации ошибки, выход которого соединен с первьм входом второго элемента ИЛИ и первым входом седьмого элемента ИЛИ блока фиксации ошибки , выход которого соединен с установочным входом первого счётчика, выход несравнени  схемы сравнени  соединен с вторым входом четвертого эле мента И блока фиксации ошибки и первым .входом восьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочными входами второго и третьего счетчиков, выход сравнени  схемы сравнени  соединен с втоI ..

рым входом восьмого элемента или блока фиксации ошибки и первым входом шестого элемента И блока фиксации ошибки, второй и третий входы которого соединены соответственно с выходом элемента задержки и пр мым выходом сумматора по модулю два блока

фиксации ошибки, инверсный выход которого соединен с вторым входом п того элемента И блока фиксации ошибки , выход шестого элемента И блока фиксащш ошибки соединен с вторым входом второго элемента ИЛИ и вторым

входом седьмого элемента ИЛИ блока фиксации ошибки, первый, второй, четвертый и п тый выходы дешифратора соединены с вторыми входами соответствующих элементов И группы блока фиксации ошибки, выходы регистра сдвига коммутатора-распределител  соединены с соответствугацими входами третьего элемента ИЛИ, выход элемента И соединен с информационным входом регистратора, выход шестого элемента ШШ блока фиксадаи ошибки  вл етс  выходом неисправности устройства .

На фиг. 1 изображена структурна  схема устройства дл  контрол  дискретных систем на фиг. 2 - структур на  схема блокд фиксации ошибки.

Устройство дл  контрол  дискретных систем (фиг. 1) содержит коммутатор-распределитель 1, первьтй эле мент ИЖ 2, регистратор 3, второй элемент ИЛИ 4, фopмиpoвkтeль 5 ймЕульсов , группу элементов И 6, блок

индикации, генератор 8 импульсов , регистр 9 сдвига коммутаторараспределител  1, группу элементов И 10 коммутатора-распр еделител  1, информационные входы 11-14 устройств, ва, блок 15 хранени  эталонов, четвертый элемент ИЛИ 16, третий элемент ИЛИ 17, блок 18 фиксации ошибки группу элементов И 19 блока 15 хранени  эталонов, узел 20 пам ти блока 15 хранени  этaлoнoBj вход 21 эталонов устройства, элемент И 22 и выход 23 неисправности устройства.

Блок 18 фиксации ошибок (фи,г. 2) содержит восьмой элемент ИЛИ 24 шестой элемент И 25 , группу элементов . И 26, первый элемент ИЛИ 27, первый элемент И 28, первый счетчик 29, дешифратор 30, второй, третий, п тый ичетвертьй элементы ИЛИ 31-34 второй и третий элементы И 35 и 36, второй и третий счетчики 37 и 38, схему 39 сравнени , четвертый элемент И 40, шестой элемент ИЛИ 41, п тый элемент И 42, Сумматор 43 по модулю два, седьмой элемент ИЛИ 44 и элемент 45 задержки.

Устройство работает следуюпщм образом.

Включением питани  счетчики 29, 37 и 38 импульсов, кольцевой регистр 9 сдвига и блок 15 хранени  эталонов устанавливаютс  в исходное состоние . Выходные сигналы с контролируемых объектов поступают на информационные входы 11-14устройства. Смена значений, сигналов на информационных входах 11-14 и на выходе узла 20 пам ти происходит в одни и те же моменты времени, Т-.е. когда будут опрошены все йходы 11-14, и в момент, когда регистр 9 сдвига переходит к опросу входа 11, производитс  смена входной информации на входах 11-14. С по влением сигнала на выходе младшего разр да регистр 9 сдвига обеспечиваетс  перепись информации в узле 20 пам ти. Коммутатор-распределитель 1 поочередно , начина  с входа 11, подключает входные сигналы с контролиру мых объектов через элементы И группы 10, первьй элемент ИЛИ 2 и элемент И 22 к информационному входу регистр тора 3, а с выхода элемента ИЛИ. 2 контролируемый сигнал поступает и на первый информащюнный вход сумматора 43 по модулю два. Регистратор 3 представл ет собой аналого-цифровой преобразователь. Элементы И 10 группы и элемент И 22 выполн ют функции электронных ключей линогда их называют коммутаторы илипереключатели ), т.е. при подаче сигнала на один из входов обеспечивает;с  прохождение сигнала от другого вх . да элемента на его выход. Одновременно с коммутатора-рас пределител  1 с соответствующего выхода регистра 9 через элемент ИЛИ 17 вьщаетс  сигнал, который поступает на первые входы элементов И 26 группы , элемента И 28 и на управл ющий вход сумматора 43 по модулю два блока 18 прин ти  решени . На второй вход элемента И 28 поступают импульсы с генератора 8 импульсов. Работа блока 18 прин ти  решени  основываетс  на том, что производитс  измерение контролируемого парамет ра дважды, едли полученна  информаци  в рез гльтате первого и второго измерений совпадает или отличаетс  на величину мпадщего разр да из-за ошибки квантовани  АЦП, то переход т к измерению сигнала со следующего вх да информационного входа. Если количество импульсов соответствугацих контролируемому параметру, отлйчаетс  на величину более чем в одном кпадщем разр де, то производитс  еще третье и четвертое считывание контролируемого параметра и дальнейший аналогичный анализ. Количество пар считывани  определ етс  временем опроса всей совокупности контролируемых параметров. Одновременнр в блоке 18 фиксации ошибки производитс  сравнени  значени  контролируемого параметра (нул  или единицы) с его эталойным значением . Импульсы с выхода генератора 8 через элемент И 28, подготовленный к открытию сигналом с элемента ИЛИ 17, поступают на вход счетчика 29, который соединен с входом дешифратора Зй При возбуждении первого выхода в дешифраторе 30 подаетс  сигнал на первьй вход элемента И 22через элементы ИЛИ 31 и ИЛИ 34 и на второй вход первого элемента И 26 группы. Элемент И 26 группы открываетс  и через элемент ИЛИ 27 вьщает команду на управл ющий вход регистратора 3. С этого момента регистра тор 3 начинает свою работу. В счетчик 37 с выхода регистратора 3 через элемент И 35, подготов- ленный 1C открытию выходным сигналом элемента ИЛИ 31, записываетс  количество импульсов, пропорциональное измер емой величине сигнала на входе Пили 12, или 13, или 14. При возбуждении второго выхода в / дешифраторе 30 через элементы ИЛИ 34 и Е 22 происходит повторное подключение регистратора 3 к входам 11- . 14, а пуск его проибходит по командё через соответствующие элементы И 26 группы иэлемент ИЛИ 27. В этом слуае с регистратора 3 количество имульсов , пропорциональное измер емой еличине, записьгеаетс  через элемент 36 в счетчик 38. При записи с генератора 8 в счетик .29 третьего импульса возбуждает  третий выход в дешифраторе 30. Это беспечивает через элемент; ИЛИ 33 поачу управл ющего воздействи  на хему 39 сравнени . Схема 39сравнени  обеспечивает оразр дное сравнение количества имуЛьсов , записанных в счетчиках 37 38. Поразр дное сравнение производитс  t точностью до младшего раз да в счетчиках 37 и 38, т.е. мпадиб разр ды в-сравнении не участвуют Если информации, записанна  в счетчиках 37 и 38 совпадает, то с выхода сравнени  схемы 39 сравнени  сигнал поступает на первый вход элемента И 25. Если сигнал, поступающкй с выхода элемента ИЛИ 2, совпадает с эталонным сигналом, поступак  им на второй информационный вход сумматора 43 по модулю два fc выхода элемента ИЛИ 16, то с пр мого выхода сумматора 43 по модулю два вьдаетс  единичный сигнал на третий вход элемента И 25. При наличии единичного сигнала на выходе элемента ИЛИ 33, поступающего через элемент 45 задер аси, элемент И 25 в этом случае формирует единичный сигнал, на элемент ШШ 4 дл  опроса следующего параметра, подаваемого на входы 11-14. Одновременно через элемент ИЛИ 24 с второго выхода сравнени  схемы 39 сравнени  вьщаетс  сигнал на приведение счетчиков 37 и 38 в исходное состо ние. В это же врем  с выхода элемента ИЛИ 25 через элемент ИЛИ 44 поступает сигнал на установленный вход счетчика 29 дл  приведени  его 6 исходное состо ние. Если информаци , пост;5шающа  на входы схе мы 39 сравнени , не совпадает, то по вл етс  сигнал на ее выходе не-, сравнени , который поступает на входы элементов И 40 и ШШ 24. Элемент И 40 закрыт, так как не возбу дцена шеста  шина в дешифраторе 30. С выхода элемента ИЛИ 24 Сигнал поступает на установочные входы счетчиков 37 и. 38 дл  приведени  их в исходНое состо ние. При записи четвертого импульса в счетчик 29 возбуждаетс  четвертый выход в дешифраторе 30. Это обеспейивает подачу сигнала через элемент ИЛИ 31 на элемент И 35, который под готав иваетс  к открытию, а подключ ние регистратора 3 осуществл етс  ч . рез элементы ИЛИ 34 и И 22. Пуск ре гйстратора 3 осуществл етс  череэ элементы И 26 и ИЛИ 27. В счетчике 37 снова записываетс  количество импульсов, пропорциональное величин измер емого сигнала на выходах 1114 . При записи п того импульса в сч :чик 29 на п том выходе дешифратора ;30 возникает сигнал, поступающий через элемент ИЛИ 32 на вход элемен , та И 36, подготавливанйщй его к от;крытию . В счетчик 38 запишетс  коли 1 0Ю , чество импульсов, пр опорциональное измер емому параметру. При записи шестого импульса в счетчик 29 с шестого выхода дешифратора 30 снимаетс  сигнал, поступающий на элементы ИЛИ 33, ИЛИ 40 и И 42. С выхода элемента ИЛИ 33 сигнал через элемент 45 задержки поступает на вход элемента И 25 и на управл ющий вход схемы 39 сравнени . По этой команде схема 39 сравнени  осуществл ет поразр дное сравнение информации , записанной в счетчиках 37 и 38. Сравнение производитс  аналогично описанному . При совпадении информахщи на информационных входах схемы 39 сравнени  и сумматора 43 по модулю два устройство работает аналогично изложенному . Если информаци  в счетчиках 37 и 38 и на этот раз не совпадает, то с выхода несравнени  схемы 39 сравнени  единичньй сигнал поступает через элемент И 40 на элемент ШШ 41. С выхода последнего сигнал постзгаает через элемент ИЛИ 44 на устано1вочный вход счетчика 29 импульсов дл  приведени  его в исходное состо ние.. С выхода элемента 1ШЙ 41 ёигнал поступает на входы элементов И 6 группы и элемента ИЛИ 4. С выхода открытого элемента -И 6 группы вьдаетс-  сигнал на вход блока 7 индикации дп  отображени  входа, на котором величина Контролируемого параметра отличаетс  от эталонного значени i С выхода элемента ИЛИ 4 сигнал через формирователь 5 и iпyльcoв поступает на тактовый вход регис гра 9 сдвига дл  опроса следукщего входа 11-14. При несовпадении информации на информационных входах сумматора 43 по модулю два сигнал с его инверсного выхода поступает через элемент И 42 на вход элемент ИЛИ 41, на выходе которого формируетс  сигнал неисправности устройства. . . Далее работа устройства аналогична- описанной. Предлагаемое устройство позвол ет путем проводимого многократного считы-. ани  информации повысить достоверность прин ти  решени  о состо ний контролируемого объекта, т.е. исключить возможность вьщачи Ложной информации о состо нии объекта в случае наличи  в нем случайного сбо  или при наличии сигнала помехи.

Фи8.1

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДИСКРЕТНЫХ СИСТЕМ, содержащее блок индикации, группу элементов И, ре- . гистратор, формирователь импульсов, два элемента ИЛИ и коммутатор-распределитель, содержащий регистр сдвига и группу элементов И, причем выходы регистра сдвига коммутаторараспределителя соединены с первыми входами соответствующих элементов

   И группы и первыми входами соответствующих элементов И группы коммутатора-распределителя, вторые входы которых являются информационными входами устройства, выходы элементов И группы коммутатора-распределителя соединены с соответствующими входами первого элемента ИЛИ, вторые входы элементов И группы объединены с первым входом второго элемента ИЛИ, выход которого соединен через формирователь импульсов с тактовым входом регистра сдвига коммутатора-распределителя, выходы элементов И группы соединены с соответствующими входами блока индикации, отличающееся тем, что, с целью повышения достоверности контроля в него введены третий и четвертый элементы

   ИЛИ, генератор импульсов, элемент И, блок хранения эталонов, содержащий узел памяти и группу элементов И, блок фиксации ошибки, содержащий три счетчика, дешифратор, шесть эле. ментов И, группу элементов И, восемь элементов ИЛИ, схему сравнения, сумматор по модулю два, элемент задержки, причем первые входы всех элементов И группы блока фиксации ошибки соединены с первым входом первого элемента И блока фиксации ошибки, с управляющим входом сумматора по модулю два блока фиксации ошибки и выходом третьего элемента ИЛИ; выходы элементов И группы блокг| § фиксации ошибки/соединены с соответствующими входами первого элемента ИЛИ блока фиксации ошибки, выход которого соединен с управляющим входом регистратора, выход генератора импульсов соединен с вторым вхбдом первого элемента И блока фиксации ошибки, выход которого соединен со счетным входом первого счетчика, выход которого соединен с входом дешифратора, первый и второй выходы которого соединены с первыми входами второго и третьего элементов ИЛИ блока ’фиксации ошибки, выходы которых соединены с соответствующими входами четвертого элемента ИЛИ блока фиксации ошибки, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом первого элемента ИЛИ и первым информационным входом сумматора по модулю два блока фиксации ошибки, второй информационный вход которого соединен с выходом четвертого элемента ИЛИ, вхо1117640 ды которого соединены с выходами соответствующих элементов И группы бло|ка хранения эталонов, первые « входы которых соединены с выходами узла памяти блока хранения эталонов, вторые входы элементов И группы блока хранения эталонов соединены с соответствующими выходами регистра сдвига коммутатора-распределителя, выход младшего разряда которого соединен с управляющим входом узла памяти блока хранения эталонов, информационный вход которого является входом эталонов устройства, выход регистратора . соединен с первыми входами второго и ' третьего элементов И блока фиксации лошибки, выходы которого соединены со счетными входами соответственно второго и третьего счетчиков, выходы которых соединены соответственно с первым и вторым информационными входами схемы сравнения, управляющий вход которой соединен с входом элемента задержки и выходом пятого элемента ИЛИ блока фиксации ошибки, первый вход которого соединен с третьим выходом дешифратора, четвертый и пятый выходы которого соединены соответственно с вторыми входами второго и третьего элементов ИЛИ блока фиксации ошибки, выходы которых соединены соответственно с вторыми входами второго и третьего элементов И блока фиксации ошибки, шестой выход дешифратора соединен с вторым входом пятого элемента ИЛИ блока фиксации ошибки и первыми входами четвертого и пятого элементов И блока фиксации ошибки, выходы которых соединены с соответствующими входами шес того элемента ИЛИ. блока фиксации ошибки, даход которого соединен с рервым входом второго элемента ИЛИ и первым входом Седьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочным входом первого счетчика, выход несравнения схемы сравнения соединен с вторым входом четвертого элемента И блока фиксации ошибки,и первым входом восьмого элемента ИЛИ блока фиксации ошибки, выход которого соединен с установочными входами второго и третьего счетчиков, выход сравнения схемы сравнения соединен с вторым входом восьмого элемента ЯПИ блока фиксации ошибки и первым входом шестого элемента И, блока фиксации ошибки, второй и третий входы которого соединены соответственно с выходом элемента задержки и прямым выходом сумматора по модулю два блока фиксации ошибки, инверсный выход которого соединен с вторым входом пятого элемента И блока фиксации ошибки, выход шестого элемента И блока фиксации ошибки соединен с вторым входом второго элемента ИЛИ и вторым входом седьмого элемента ИЛИ · блока фиксации ошибки, первый, второй, четвёртый и пятый выходы дешифратора соединены с вторыми входами соответствующих элементов И группы блока фиксации ошибки, выходы регистра сдвига коммутатора-распределителя соединены с соответствующими входами третьего элемента ИЛИ, выход элемента И соединен с информационным входом регистратора, выход шестого элемента ИЛИ блока фиксации ошибки является выходом неисправности устройства.