SU1383363A1 - Сигнатурный анализатор - Google Patents

Abstract

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  контрол  и диагностики логических -блоков, в которых наиболее веро тными  вл ютс  одиночные ошибки. Цель изобретени  - упрощение конструкции анализатора. Сигнатурный анализатор содержит формирователь 1 сигнатур, блок 2 хранени  эталонных сигнатур, два счетчика 3, 4, блок 5 индикации, элемент ИЛИ 6, элемент И-НЕ 7, два элемента И 8, 9. Дл  диагностировани  одиночной ошибки в последовательности длиной N предварительно определ етс  эталонна  сигнатура дл  последовательности длиной , где первые N бит совпадают с битами контролируемой последовательности , а остальные - нули (К - разр дность формировател  сигнатур). Перед началом контрол  эталонна  сигнатура заноситс  в формирователь сигнатур. После N тактов работы в формирователе сигнатур образуетс  сигнатура вектора ошибки. Далее производитс  досчет состо ний формировател  сигнатур до 10...0. При этом первый четчик указывает номер такта, на котором произошла одиночна  ошибка. 1 ил. 1C сл

Description

со

00

со со

О)

со

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  контрол  и диагностики логических блоков, блоков посто нной и перепрограммируемой пам ти, в которых неисправность в одной  чейке пам ти про вл етс  только на одном выходе блока и в одном слове, т.е. в одном блоке выходной последовательности .

Целью изобретени   вл етс  упрощение конструкции анализатора.

На чертеже представлена структурна  схема сигнатурного анализатора.

Анализатор содержит формирователь 1 сигнатур, блок 2 хранени  эталонных сигнатур , первый 3 и второй 4 счетчики, блок 5 индикации, элемент ИЛИ 6, элемент И-НЕ 7, первый 8 и второй 9 элементы И, синхро- вход 10, информационный вход 11, вход 12 сброса, вход 13 «Пуск, информационные входы 14-0...14-К начальной установки. Анализатор работает следующим образом П.О внещнему управл ющему сигналу «Сброс все разр ды формировател  1 сигнатур устанавливаютс  в нуль. По внещнему управл ющему сигналу «Пуск первый счетчик 3 устанавливаетс  в состо  ние 00...01, т.е. младший разр д первого счетчика 3 устанавливаетс  в единицу, остальные разр ды - в нуль, эталонна  сигнатура с выходов блока 2 хранени  эталонных сигнатур заноситс  в формирователь 1 сигнатур и с входов начальной установки анализатора 14-0 - 14-К во второй счетчик 4 заноситс  двоичный код числа N-1. где N - длина исследуемой последовательности .

Эталонна  сигнатура должна быть рассчитана дл  длины , независимо от длины N (К - разр дность формировател  сигнатур).

По сигналу «Пуск на инверсном выходе старшего разр да второго счетчика 4 по вл етс  логическа  единица (это следует из того, что ), котора  позвол ет пропускать синхроимпульсы с выхода элемента И-НЕ 7 и элемент И 9 на вычи- таюилий вход второго счетчика 4, а также разрешает прохождение исследуемой последовательности с информационного входа 11 анализатора через первый элемент И 8 на информационный вход формировател  1 сигнатур . Кроме того, так как первый счетчик 3 установлен в состо ние 00...01, на инверсном выходе его старшего разр да, который соединен с одним из входов элемента ИЛИ 6, по вл етс  логическа  единица. Следовательно , на выходе элемента ИЛИ 6 также устанавливаетс  логическа  единица, котора  пропускает через элемент И-НЕ 7 синхроимпульсы с синхровхода 10 анализатора на счетный вход первого счетчика 3 и синхровход формировател  1. Таким образом , исследуема  последовательность сворачиваетс  в сигнатуру на формирователе 1

сигнатур. Количество разр дов формирова- тел  1 сигнатур К выбираетс  таким образом , чтобы выполн лось условие , где N - число бит в последовательности,

поступающей на информационный вход П сигнатурного анализатора. Первый счетчик 3 - суммирующий, К+1 - разр дный, второй счетчик 4 - вычитающий, К-ь1 - разр дный . Формирователь 1 сигнатур, первый

3 и второй 4 счетчики срабатывают по спаду синхроимпульсов, поступающих на синхровход 10 анализатора.

Через N тактов, согласно принципу суперпозиции , в формирователе 1 сигнатур получаетс  сигнатура ошибки. При этом на

инверсном выходе старшего разр да второго счетчика 4 по витс  логический ноль, который прекращает прохождение синхроимпульсов на вычитающий вход второго счетчика 4, а также запрещает поступле0

ние исследуемой последовательности на информационный вход формировател  1 сигнатур . Однако на синхровход формировател  1 Сигнатур продолжают поступать синхроимпульсы и первый счетчик 3 продолжает считать синхроимпульсы до тех пор,

5 пока во всех разр дах, кроме первого, формировател  1 сигнатур и на инверсном выходе старщего разр да первого счетчика 3 не по в тс  логические нули. В этом случае на выходе элемента ИЛИ 6 будет логический нуль, который прекращает прохожде0 ние через элемент И-НЕ 7 синхроимпульсов с синхровхода 10 анализатора.

В случае отсутстви  ошибки (вектор ошибки равен нулю) первый счетчик 3 прекращает измен ть свое состо ние тогда, когда на инверсном выходе старшего разр да пер5 вого счетчика 3 по витс  нуль. При этом в остальных разр дах первого счетчика 3 наход тс  нули, таким образом, индикаци  всех нулей означает отсутствие ошибок. В случае одиночной ошибки вектор ощиб0 ки не равен нулю.

Обратные св зи формировател  1 сигнатур выбраны так, чтобы в режиме генерации сигнатурный регистр формировал предельное число комбинаций . Использу  принцип суперпозиции, формиро5 вание сигнатуры (вектора) ошибки можно рассматривать независимо от входной последовательности (ее правильных битов). Если ошибка была на i-м такте последовательности , то при формировании сигнатуры ошибки (N тактов) и дальнейшем генери0 ровании сигнатур (от N-ro такта до такта с номером 2), на такте с номером 2 сигнатурный регистр с выбранными обратными св з ми последовательно принимает состо ний, отличных друг от друга. При

J- этом комбинаци  10...00 не учитываетс , так как она будет учтена позже, а именно на последнем такте работы анализатора. Эти комбинации имеют период М 2M и начинают повтор тьс  в определенной последовательности друг за другом. Учитыва , что сигнатура ошибки на i-м такте имеет вид 100...О, генераци  сигнатур продолжаетс  далее до такта, на котором формирователь 1 сигнатур устанавливаетс  в состо ние 100...О и одновременно производитс  подсчет тактов, количество которых равно количеству оставшихс  из предельного числа отличных друг от друга комбинаций:

М- () ( 1) - () i-1.

Учитыва  это обсто тельство, первый счетчик 3 перед запуском анализатора устанавливаетс  в начальное состо ние 00...01.

Таким образом, состо ние разр дов первого счетчика 3, кроме старшего, в конце работы анализатора равно i и индицируетс  на блоке 5 индикации. Таким образом, обеспечиваетс  индикаци  бита, в котором произошла ошибка.

Таким образом, использование предла- гаемого сигнатурного анализатора позвол ет осуществл ть контроль входных последовательностей в случае наличи  одиночной ошибки, диагностику с автоматическим указанием местоположени  ошибки в последовательности в виде пор дкового номера искаженного символа.

Claims (1)

1. Формула изобретени 

   Сигнатурный анализатор, содержащий формирователь сигнатур, блок хранени  эталонных сигнатур, два счетчика, блок индикации , два элемента И и элемент ИЛИ, отличающийс  тем, что, с целью упрощени .

   он содержит элемент И-НЕ, причем вход сброса формировател  сигнатур  вл етс  входом сброса анализатора, вход «Пуск анализатора подключен к входу считывани 

   блока хранени  эталонных сигнатур, входу установки первого счетчика и входу строби- ровани  параллельной записи второго счетчика , синхровход анализатора соединен с первым входом элемента И-НЕ, второй вход

   Q которого соединен с выходом элемента ИЛИ, выход элемента И-НЕ соединен с первым входом второго элемента И, синхровходом формировател  сигнатур и счетным входом первого счетчика, информационный вход анализатора соединен с первым входом пер5 вого элемента И, второй вход которого объединен с вторым входом второго элемента И и подключен к инверсному выходу старшего разр да второго счетчика, выход первого элемента И соединен с информационным входом формировател  сигнатур, выход второго элемента И соединен с вычитающим входом второго счетчика, информационные входы параллельной записи которого соединены с соответствующими входами начальной установки анализатора, группа информационных выходов, блока хранени  эталонных сигнатур соединена с группой входов начальной установки формировател  сигнатур, входы элемента ИЛИ соединены с выходами всех разр дов, кроме первого, формировател  сигнатур и

   0 инверсным выходом старшего разр да первого счетчика, информационные выходы которого подключены к входам блока индикации .

   0

   5