SU1191911A1 - Устройство дл контрол цифровых узлов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ, содержащее блок управлени , логический анализатор, блок индикации , генератор тестов, блок свертки по модулю два, сумматор по модулю два,,регистр сдвига, группу сумматоров по модулю два, группу регистров сдвига, причем выходы сумматоров по модулю два группы соединены с соответствующими информационными входами блока свертки по модулю два, информационный выход которого соеди-. нен с первым информационным входом сумматора по модулю два, группа информационных входов которого соединена с соответствующими выходами регистра сдвига, информационный вход которого соединен с выходом сумматора по модулю два, информационные входы блока индикации соединены с соответствующими выходами регистра сдвига , информационные входы регистров сдвига группы соединены с соответствующими выходами генератора тестов и сумматоров по модулю два группы, группы информационных входов которых соединены с п-1 выходами соответствующих регистров сдвига группы, за исключением выходов п -х разр дов (п - число тестовых слов ), которые соединены с первыми информационными входами соответствующих сумматоров по модулю два группы, с соответствующими входами - выходами контролируемого цифрового узла и с соответствую1ЦИМИ информационными входами логического анализатора, вход пуска устройства соединен с входом пуска блока управлени  и генератора тестов, о т-- личающеес  тем, что, с сл целью расширени  функциональных воз .можностей за счет контрол  цифровых блоков с неоднократной сменой входоввькодов в процессе контрол , оно содержит в блоке управлени  генератор пачки импульсов, два элемента ИЛИ, элемент НЕ, а генератор тестов содержит блок ввода, генератор тактосо со вых импульсов, счетчик, дешифратор, группу регистров, причем выходы регистров группы соединены с соответствующими информационными входами блока свертки по модулю два, выходом сумматора по модулю два группы и информационными входами регистров сдвига группы и  вл ютс  выходами генератора тестов, вход пуска генератора тестов соединен с входами старта блока ввода и генератора тактовых импульсов, входом сброса«счетчика и первым входом первого элемента ИЛИ, второй вход которого соединен с входом контрол  устройства и с входом старта генератора пачки

Description

импульсов, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входами сдвига регистров сдвига группы , с синхровходом логического анализатора и входом сдвига регистра сдвига8 выход генератора тактовых импульсов соединен со счетньм входом счетчика, информационные выходы которого соединены с соответствующими информационными входами дешифратора j n выходов которого соединены с входами записи соответствующих регистров сдвИТга второй группы, (п+1)-й выход дешифратора соединен с входами останова блока ввода и генератора тактовых импульсов, И)-и выход дешифратора соединен с вторым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с входом элемента НЕ, выход которого соединен с вторыми информационными входами сумматоров по модулю два группы.

Изобретение относитс  к цифровой вычислительной технике и может быть использовано дл  поиска неисправностей в сложных цифровых схемах автоматики и вычислительной техники.

Цель изобретени  - расширение функциональных возможностей за счет контрол  цифровьпс блоков с неоднократной сменой входов-выходов в процессе контрол  и повышение коэффициента использовани  оборудовани .

На фиг,1 изображена функциональна  схема устройства дл  контрол  цифровых узлов; на фиг.2 - схема генератора тестов и блока управлени .

Устройство содержит генератор 1 тестовJ блок 2 управлени , контролируемый цифровой узел 3, логический анализатор 4, группу сумматоров 5 по модулю два первую группу регистров 6 сдвига, блок-7 свертки по мо-. дулю двЕа сумматор 8 по модулю два, регистр 9 сдвига, блок 10 индикации, вход 11 установки устройства, выход 12 сдвига блока управлени , вход 13 режима контрол  устройства, выход 14 блокировки блока управлени , выходы .15 йп-х разр дов регистров сдвига первой группы, выходы 16 генератора тестов.

Генератор тестов содержит блок 17 ,ввода ,генератор 18 тактовых импульсов , вторую группу регистров 19 сдвига , счетчик 20, дешифратор 21.

Блок управлени  содержит первый элемент ИЛИ 22, второй элемент ИЛИ 23, элемент НЕ 24, генератор 25 пачек импульсов ,

В схеме в качестве блока 17 ввода и генератора тактовых импульсов 18 может быть использован фотосчитыва- тель, так как при считывании очередного байта на синхронизирующем выходе фотосчитывани  по вл етс  импульс синхронизации. Может быть использован любой серийно- вьтускаемый анализатор , например анализатор логический шестнадцатиканальный.

Устройство дл  контрол  цифровых узлов работает в еледую1цих режимах: загрузка регистров сдвига, проверка цифрового узла и локализации неисправного канала.

Работа устройства начинаетс  по Установка, при этом обеспечиваетс  установка в начальное состо ние регистров 6 и 9, с выхода

14 блока 2 на сумматоры 5 поступает сигнал Блокировка, который вырабатываетс  инвертором 24 при отсутствии сигнала Контроль. Сигнал Блокировка отключает выходы сумматоров

5 от информационных входов регистров. Сигнал Установка также обнул ет счетчик 20 и запускает блок ввода 17 и генератор тактовых импульсов 18 по управл ющим входам Старт. При этом

при считывании очередного байта на вьпсоде генератора тактовых испульсов по вл етс  импульс, который измен ет На единицу значение счетчика 20, на соответствующем выходе дешифратора 21 по вл етс  сигнал, который подаетс  на управл ющий вход записью соответствующего 8-разр дного параллельного регистра 19, и этот байт записываетс  в этот регистр 19. Так, после довательно заполн ютс  все регистры 19. При заполнении последнего регисг ра 19 через элемент ИЛИ 23 вьщаетс  сигнал Одвиг с выхода I2 блока 2 управлени , по сигналу Сдвиг инфор наци , наход ща с  в параллельных регистрах 19, записываетс  в регистры 6 сдвига. Затем процесс заполнени  параллельных регистров 19 и регистров 6 сдвига повтор етс . Этот процесс продолжаетс  до тех пор, пока счетчик 20 не установитс  в значение , соответствующее количеству загружаемых байтов, при этом на последнем выходе депшфратора 21 по вл етс  сигнал, который подаетс  на управл ющие входы Стоп блока ввода 17 и генератора тактовых импульсов 18. Процесс Загрузки заканчиваетс  и обеспечиваетс  запись тестовых воздействий в регистры 6 сдвига. Те регистры 6 сдвига, последние разр ды которых подключены к каналам воздействий контролируемого узла 2, заполн лись тестовьми воздействи ми в соответствии с тестом, а те регистры 6 сдвига, которые соответствуют каналам откликов, заполн лись сплошными 1. Заполнив таким образом регистры 6, переход т к режиму проверг ки цифрового узла и локализации неисправного канала.

По сигналу Контроль с сумматоров 5 снимаетс  сигнал Блокировка, поступающий с выхода 14 блока 2, при этом генератор 25 вырабатывает пачку импульсов, количество которых равно числу воздействий, подаваемых на контролируемый узел, и которые при загрузке были записаны в регистры 6 сдвига. Эти импульсы через элг мент ИЛИ 23 образуют сигнал Сдвиг на выходе 14 блока 1. Этот сигнал поступает на входы сдвига регистров 6 и 9, ас регистров 6 сдвига - на контролируемый узел подаетс  код тестовых воздействий. Ввиду того, что последние разр ды регистров 6

1919114

сдвига соединены по схеме монтажного И с выводами контролируемого уэла 3, на каз1алы воздействий будет вьщаватьс  код воздействий, а на 5 каналах откликов будет формироватьс  сигнал, как результат, логической операции И сигналов откликов и сигналов , поступающих из регистров 6 сдвига , а так как они быпи предварительно заполнены 1, то результирующие сигналы будут сигналами откликов контролируемого узла. В результате этого на входах суммато(ров 5 при проверке узла 3 будут формироватьс 

15 длинные синхронные временные последовательности . Часть из них соответствует сигналам воздействий,- а оставша с  часть - сигналам откликов. Анализ синхронных временных последовательностей осуществл етс  с помощью генераторов псевдослучайных последовательностей и сигнатурного ана лизатора. Генераторы псевдослучайных последовательностей реализованы

25 с помощью сумматоров 5 и регистров 6, на выходах сумматоров 5 формируютс  псевдослучайные последовательности , соответствующие входным последовательност м сумматоров 5 и

2Q кодам, которые быпи в регистрах 6 сдвига перед вьщачей сигнала Контроль . С помощью блока 7 свертки все псевдослучайные последовательности преобразуютс  в одну псевдослучайную последовательность, котора  получаетс  на выходе блока 7. Эта последовательность с помощью сигнатурного анализатора, реализованного на сумматоре 8 и регистре 9 сдвига, сжимает- с  дл  выделени  кода сигнатуры, который высвечиваетс  на индикаторе 10. В случае соответстви  полученной сигнатуры ожидаемой принимаетс  решение о положительном результате испы- 2 тани  цифрового узла 3. В случае несоответстви  сигнатур производитс  локализаци  неисправного канала с помощью анализатора 4 в соответствии с инструкцией по эксплуатации.

фиг. /

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ' УЗЛОВ, содержащее блок управления, логический анализатор, блок индикации, генератор тестов, блок свертки по модулю два, сумматор по модулю два,.регистр сдвига, группу сумматоров по модулю два, группу регистров сдвига, причем выходы сумматоров по модулю два группы соединены с соответствующими информационными входами блока свертки по модулю два, информационный выход которого соеди-. нен с первым информационным входом сумматора по модулю два, группа информационных входов которого соединена с соответствующими выходами регистра сдвига, информационный вход которого соединен с выходом сумматора по модулю два, информационные входы блока индикации соединены с соответствующими выходами регистра сдвига, информационные входы регистров сдвига группы соединены с соответствующими выходами генератора тестов и сумматоров по модулю два группы, группы информационных входов которых соединены с η -1 выходами соответствующих регистров сдвига группы, за исключением выходов η -х разрядов (η - число тестовых слов ), которые соединены с первыми информационными входами соответствующих сумматоров по модулю два группы, с соответствующими входами - выходами контролируемого цифрового узла и с соответствующими информационными входами логического анализатора, вход пуска устройства соединен с входом пуска блока управления и генератора тестов, от— Q личающееся тем, что, с целью расширения функциональных возможностей за счет контроля цифровых блоков с неоднократной сменой входоввыходов в процессе контроля, оно содержит в блоке управления генератор пачки импульсов, два элемента ИЛИ, элемент НЕ, а генератор тестов содержит блок ввода, генератор тактовых импульсов, счетчик, дешифратор, группу регистров, причем выходы регистров группы соединены с соответствующими информационными входами блока свертки по модулю два, выходом сумматора по модулю два группы и информационными входами регистров сдвига группы и являются выходами генератора тестов, вход пуска гене- ратора тестов соединен с входами старта блока ввода и генератора тактовых импульсов, входом сброса«счетчика и первым входом первого элемента ИЛИ, второй вход которого соединен с входом контроля устройства и с входом старта генератора пачки импульсов, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входами сдвига регистров сдвига группы, с синхровходом логического анализатора и входом сдвига регистра сдвига, выход генератора тактовых импульсов соединен со счетным входом счетчика, информационные выходы которого соединены с соответствующими информационными входами дешифратора , ηн выходов которого соединены с входами записи соответствующих регистров сдвита второй группы, (п+1)-й выход дешифратора соединен с входами останова блока ввода и генератора тактовых импульсов, -й выход дешифратора соединен с вторым входом второго элемента ИЛИ, выход первого элемента ИЛИ соединен с входом элемента НЕ, выход которого соединен с вторыми информационными входами сумматоров по модулю два группы.