SU1175022A1 - Устройство дл контрол серий импульсов - Google Patents

Устройство дл контрол серий импульсов Download PDF

Info

Publication number
SU1175022A1
SU1175022A1 SU843709743A SU3709743A SU1175022A1 SU 1175022 A1 SU1175022 A1 SU 1175022A1 SU 843709743 A SU843709743 A SU 843709743A SU 3709743 A SU3709743 A SU 3709743A SU 1175022 A1 SU1175022 A1 SU 1175022A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
trigger
register
pulse shaper
Prior art date
Application number
SU843709743A
Other languages
English (en)
Inventor
Николай Иванович Козловский
Николай Николаевич Тарасевич
Original Assignee
Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина filed Critical Белорусский Ордена Трудового Красного Знамени Государственный Университет Им.В.И.Ленина
Priority to SU843709743A priority Critical patent/SU1175022A1/ru
Application granted granted Critical
Publication of SU1175022A1 publication Critical patent/SU1175022A1/ru

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

УСТРОЙСТВО ДНЯ КОНТРОЛЯ СЕРИЙ ИМПУЛЬСОВ, содержащее многовходовые элементы ИЛИ и И, одноименные входы которых соединены между собой и подключены к входным шинам устройства , два формировател  импульсов, входы которых соединены между собой и с .выходом многовходового элемента ИЛИ, первый триггер, первый вход которого подключенк выходу, многовходового элемента И, и элемент И, первьй вход которого соединен с выходом первого формировател  имilL . : .a ,-jiJ пульсов, а второй вход подключен к выходу первого триггера, о т л и .чающеес  тем, что, с целью повьшени  надежности и расширени  функциональных возможностей, в него дополнительно введены третий формирователь импульсов, второй и третий триг.геры и регистр, причем первый вход второго триггера через третий формирователь импульсов подключен к выходу первого формировател  импульсов , второй вход второго триггера подключен к выходу второго формировател  импульсов, а выход i второго триггера соединен с вторым входом первого триггера и входом установки регистра в О, информационные входы регистра подключены С к одноименным входам многовходового элемента ИЛИ, выходы регистра соединены с шинами индикации, а тактовый вход подключен к первому выходу третьего триггера, второй выход которого соединен с шиной Сбой устройства , первый вход подключен к м выходу элемента И, а второй вход СП О к шине Продолжить контроль. ю

Description

Изобретение относитс  к импульсной технике и может быть использовано в автоматике, и вычислительной технике дл  контрол  при передаче и обработке информации. Цель изобретени  - повьшение надежности контрол  и расширение функциональных возможностей устройстваi надежность повьпиаетс  за счет устранени  ложных срабатываний, а функциональные возможности расшир ютс за счет введени  индикации номера неисправного канала. На фиг. 1 представлена функциональна  схема устройства дл  контрол  серий импульсовi на фиг временные диаграммы, по сн ющие его работу; на фиг. 3 - пример схемы параллельного регистра. Устройство дл  контрол  серий импульсов содержит многовходовые элементы ИЛИ 1 и- И 2, одноименные входы которых соединены между собой, с соответствующими входами регистра 3, и подключены к входным иинам 4 устройства, формирователи 5-7 импульсов, триггеры 8 - 10 и элемент И 11, причем выход многовходового элемента ИЛИ 1 через формирователь 5 соединен с первым входом триггера 8 а через формирователь 6 - с первым входом элеме та И 11 и входом формировател  7, выход которого соединен с вторым входом триггера 8, выход мноГовходового элемента И 2 соединен с пер вым входом триггера 9, второй вход которого подключен к соединенным между собой выходу триггера 8 и входу сброса регистра 3 в ноль, а выход соединен с вторым входом элемента И 11, выход которого подк чей к первому входу триггера 10, второй вход которого подключен к шине 12 Продолжить контроль, пер вый выход подключен к шине 13 Сбо а второй вых-од соединен с тактовым входом регистра 3. На фиг. 1 показ шины 14 индикации. Устройство работает следующим образом. Контролируемые серии импульсов поступающие на входные шины 4 устройства (фиг. 2а,,6), могут быть сдвинуты во времени друг относительно друга и иметь разную длительность . При наличии импульсов на всех шинах 4 устройства (интервал времени t) и совпадении их в течение времени, достаточного дл  надежного функционировани  элементов , вход щих в его состав, по переднему фронту импульса с выхода многовходового элемента ИЛИ 1 (фиг. 2 г ) формирователь 5 импульсов формирует импульс (фиг. 2е), по которому триггер 8 устанавливаетс  в нулевое состо ние (фиг. 2м). Импульс с выхода многовходового элемента И 2 поступает на вход триггера 9 и устанавливает его в нулевое состо ние i (фиг. 2,к). По срезу импульса с выхода многовходового элемента ИЛИ 1 формирователь 6 формирует умпульс, поступаюш 1й на вход элемента И 11 ( фиг. 27К) . Цоскольку другой вход элемента И 11 соединен с выходом триггера 9, установленного в нулевое состо ние, то импульс с формировател  6 не проходит на выход элемента И 11 (фиг. 2ц) и сигнал сбо  не формируетс . До начала контрол  триггер 10 устанавливаетс  в нулевое состо ние подачей импульса на шину 12 (фиг., н,0). При этом на его инверсном выходе устанавливаетс  уровень логической единицы, разрешающий запись информации в регистр 3 по входам Svi и ее стирание по входу R. Поскольку триггер 8 находитс  в нулевом состо нии, то информаци , поступивша  на входы S регистра 3, записываетс  в регистр. На интервале времени t сигнал сбо  не формируетс  и триггер 10 остаетс  в исходном состо нии. По окончании этапа контрол  импульсом с выхода формировател  7 по срезу триггер 8 устанавливаетс  в единичное состо ние (фиг. 2,и.) . При этом в единичное состо ние устанавливаетс  и триггер 9, а информаци , записанна  в регистр 3, стираетс  (фиг. 2 ц , П, Р, с) . Если хот  бы на одной из шин 4 устройства импульс отсутствует (интервал времени или импульсы на шинах 4 устройства не совпадают, то на выходе многовходового элемента И 2 импульс не формируетс  и триггер 9 остаетс  в единичном состо нии, разреша  тем самым прохождение импульса опроса с выхода формировател  импульсов 6 на выход элемента И 11 (фиг. 2ц), что указы3
вает на несравнение входных импульсных последовательностей.
Триггер 10 импульсом с выхода элемента И 11 устанавливаетс  в единичное состо ние и на шине 13 формируетс  сигнал Сбой (фиг. 2i. Так как на инверсном выходе триггера 10 устанавливаетс  уровень логического нул  (фиг, 2 о), то входы регистра 3 блокируютс  и информаци  сохран етс  в регистре (фиг.2п, р,с). Подав импульс на Шину 12 Продолжить контроль, можно продолжить контроль серий импульсов.
750224
Если хот  бы на одном из входов устройства по витс  ложный импульс (интервал времени 15) i° выходе многовходового элемента И 2 J импульс также не сформируетс  и триггер 9 останетс  в состо нии, разрешающем прохождение импульса опроса с выхода формировател  6 импульсов на выход элемента И 1. 10 На фиг. 3 приведен пример конкретной реализации параллельного регистра, который выполнен на последовательно соединенных элементах И 1 К5-триггерах.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СЕРИЙ ИМПУЛЬСОВ, содержащее многовходовые элементы ИЛИ и И, одноименные еходы которых соединены между собой и подключены к входным шинам устройства, два формирователя импульсов, входы которых соединены между собой и с выходом многовходового элемента ИЛИ, первый триггер, первый вход которого подключен'к выходу, многовходового элемента И, и элемент И, первый вход которого соединен с выходом первого формирователя им- пульсов, а второй вход подключен к выходу первого триггера, о т л и.чающееся тем, что, с целью повышения надежности и расширения функциональных возможностей, в него дополнительно введены третий формирователь импульсов, второй и третий триггеры и регистр, причем первый вход второго триггера через третий формирователь импульсов подключен к выходу первого формирователя импульсов, второй вход второго триггера подключен к выходу второго формирователя импульсов, а выход второго триггера соединен с вторым входом первого триггера и входом установки регистра в 0, информационные входы регистра подключены к одноименным входам многовходового элемента ИЛИ, выходы регистра соединены с шинами индикации, а тактовый вход подключен к первому выходу третьего триггера, второй выход которого соединен с шиной Сбой устройства, первый вход подключен к выходу элемента И, а второй вход к шине Продолжить контроль.
    1175022 2
SU843709743A 1984-03-15 1984-03-15 Устройство дл контрол серий импульсов SU1175022A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843709743A SU1175022A1 (ru) 1984-03-15 1984-03-15 Устройство дл контрол серий импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843709743A SU1175022A1 (ru) 1984-03-15 1984-03-15 Устройство дл контрол серий импульсов

Publications (1)

Publication Number Publication Date
SU1175022A1 true SU1175022A1 (ru) 1985-08-23

Family

ID=21106982

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843709743A SU1175022A1 (ru) 1984-03-15 1984-03-15 Устройство дл контрол серий импульсов

Country Status (1)

Country Link
SU (1) SU1175022A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 510781, кл. Н 03 К 5/19, 1974. Авторское свидетельство СССР № 1064445, кл Н 03 К 5/19, 1982. *

Similar Documents

Publication Publication Date Title
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1471193A1 (ru) Устройство дл контрол оптимальных Р-кодов Фибоначчи
SU1511749A1 (ru) Устройство дл контрол мультиплексоров
SU1043668A1 (ru) Устройство дл контрол счетчиков импульсов
RU1824638C (ru) Устройство дл контрол логических блоков
SU1640740A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1509902A2 (ru) Устройство дл обнаружени ошибок при передаче кодов
SU388288A1 (ru) Всесоюзная
SU1436114A1 (ru) Устройство дл распознавани отказов
SU451083A1 (ru) Устройство дл контрол функциональных элементов дискретных систем
SU1691842A1 (ru) Устройство тестового контрол
SU869052A1 (ru) Устройство дл контрол последовательности импульсов
SU1649547A1 (ru) Сигнатурный анализатор
SU1188743A1 (ru) Устройство дл имитации объекта контрол
SU1132291A1 (ru) Устройство дл регистрации сигналов неисправности
SU1370754A1 (ru) Устройство дл контрол импульсов
SU1674267A1 (ru) Запоминающее устройство с контролем информации
SU1336010A1 (ru) Многовходовый сигнатурный анализатор
SU1247876A1 (ru) Сигнатурный анализатор
SU1473077A1 (ru) Устройство дл контрол серий импульсов
SU1160414A1 (ru) Устройство дл контрол логических блоков
SU510736A1 (ru) Устройство дл приема команд телеуправлени
SU811315A1 (ru) Устройство дл индикации
SU1425682A1 (ru) Устройство дл тестового контрол цифровых узлов
SU1596438A1 (ru) Устройство дл формировани импульсных последовательностей