SU1436114A1 - Устройство дл распознавани отказов - Google Patents

Устройство дл распознавани отказов Download PDF

Info

Publication number
SU1436114A1
SU1436114A1 SU864147496A SU4147496A SU1436114A1 SU 1436114 A1 SU1436114 A1 SU 1436114A1 SU 864147496 A SU864147496 A SU 864147496A SU 4147496 A SU4147496 A SU 4147496A SU 1436114 A1 SU1436114 A1 SU 1436114A1
Authority
SU
USSR - Soviet Union
Prior art keywords
group
block
register
inputs
input
Prior art date
Application number
SU864147496A
Other languages
English (en)
Inventor
Виктор Николаевич Керчин
Евгений Георгиевич Лебедев
Владимир Николаевич Анненков
Галина Степановна Керчина
Original Assignee
Уфимский авиационный институт им.Серго Орджоникидзе
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Уфимский авиационный институт им.Серго Орджоникидзе filed Critical Уфимский авиационный институт им.Серго Орджоникидзе
Priority to SU864147496A priority Critical patent/SU1436114A1/ru
Application granted granted Critical
Publication of SU1436114A1 publication Critical patent/SU1436114A1/ru

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Изобретение относитс  к средствам контрол  сложньпс цифровых систем и может быть использовано дл  вы влени  и диагностики неисправностей в шрфоком классе объектов контрол . Цель изобретени  - расширение функциональных возможностей устройства за счет распознавани  отказов по комбинаци м двоичных кодов состо ни . Устройство содержит регистр 1, блок 2 элементов И, блок 3 . сравнени , два элемента И 4,5, два блока 6,7 пам ти , элемент НЕ 8, блок 9 индикации , регистр 10, счетчик 11 и генератор тактовых импульсов. Распознавание отказов устройством осуществл ют пут ем выделени  значимой дл  данного о тказа группы битов кода ситуации и проверки их на совпадение со . значени ми, характерными дл  данного отказа. Положительный эффект достигаетс  за счет введени  двух блоков пам ти, регистра, блока сравнени  и блока элементов Я. 1 ил. vS

Description

iss: ф&
:хека
Изобретениа относитс  iv средств  контрол  сложных iv-iujpoBhiji: снс ем и 4ожет быть использовано дл  вы влен и диагностики неиспразкос ; ей в гаиро ком классе объеЕ:тов г юггтро. Т .,
Целью изобретени  у вл сггс  расширение функциоиальнь1Х возмггжнсстай устройства за счет рйспоз-часгг к  отказов по комбинаци м дзо )чкьп кодо состо ни  ,
На чертеже предстквлеп Устройства.
Устройство содержит ре ис7-р блок 2 злемеитов И, 5лок два элемента И 4 к 5. две - 7 пам ти,, элемент НЕ 8, кации, рег кстг 10- с е :-хп- иератор 12 тактовых импух цесс pac.no3Hai;aUHsj с. адреса5 по которог-гу ; Грап:-1 А к, и Т;.;, угтовлетБор юуше
А; & S - т,,.
Устройство работ& : т ел Образом.
Двоичный вект(р диагис признаков S (код ситуаци -: ный в регистр 1,, посч утгае входы блока 2 элементов 1 р дно логичесУчК утчножаегс А , поступ,ак1щ:;-)й на вторы;;: ка 2 элемеитоз И иг блокг и далее пэстукаеч --а. ucpi блока 3 сразнЕНЕч. и. сравнение кодов 4: . В и 115 управл емый е;;иралЧ
ТОВЫХ 11МПУЛЬСО13,
с адресными входами блокг и обеспечивает по€:;: едэвг бор векторов А; и Т 1,1 -- первого 6 н второго 7 б:;::; соотзетстзснно, Счзтчкк
ЦИКЛИЧеекгт,. ) ;Т о:, i-Loi5oro цн:х..л /о - : при полЕлени: :xoiU: . : 1 , дах счетчика 11   а Е:-: :-:: И 5 по взч етсгу :;;ь;л:,,г л,с;
ОСУ ДесТВЛЯЭТС;Н 9;;,ПИСЬ
назсов тек;утЕвй ситуг; ли ;; ГИС11) :, При ссвл дак1-г{-т / торов А,, & S :и Т,, на SK&Z:- сравнени  KOD,OE пс злг-а-: :
едИНИЧНО1 О УрСБНЯ,, OTJ,V- :-J
вый элемент динен С;
Адрес ( ЗЛ5ПСьЯ-ч1 СЯ в тц ;
мером отказа) заноситс  10 J с вь оиздоБ ксторох о :: блок 9 индикации.
,. записав Я и лервк r,:ie порэI на вект:: аходы бло 5 ПЯМЯТ11;
.т:/
:;ьгс:;оди 1 . Г , v
::;. ; тр jr;.bAH o)i t ) ИЗ
; пам ти aoGT
Таким образом5 в каждый момент времени индицируетс  последний распознанный отказ дл  того, чтобы привлечь внимание к факту возникновени  отказа, даже если отказ временный и в дальнейшем ситуаци  вновь становитс  нормальной. В этом случае, чтобы сбросить информацию об отказе, достаточно принудительно установить в единицу асе разр ды первого регистра 10 (код 11..,, 1 зарезервирован за нормальной ситуацией). По адресу 11 ,, 1 первого 6 и второго 7 блоков пам ти (а также по всем незадействованным адресам, если число отказов не совпадает со степенью двойки) занос тс  двоичные вектора 00 ... О и 11 ,,, 1 соответственно.
0

Claims (1)

  1. Формула изобретени 
    Устройство дл  распознавани  отказов , содержащее первый регистр, счетчик J генератор тактовых импульсов два элемента И, элемент НЕ и С5лок индикации, причем выход первого элемента И соединен с входом записи первого регистра, группа выходов которого соединена с группой входов блока индикации, выход генератор-а тактовых импульсов соединен с входом . злемента НЕ и тактовым входом счетчика , группа информационных выходов которого соединена с группой информа- циокных входов первого регистра и с грзатой входов второго элемента И, выход элемента НЕ соединен с первым входом первого элемента И, отличающеес  тем, что, с целью расширени  функциональных возможное- тей устройства за счет распознавани  отказов по комбинаци м двоичных кодов состо ни  в него введены второй регистр, блок элементов И, блок сравнени  и два блока пам ти, причем группа адресных входов первого и второго блоков пам ти объединены и под- тапочены к группе информационных выко- доз счетчика, группы выходов первого и группы выходов второго блоков пам ти соединены с первой группой входов блока элементов И и с первой группой входов блока сравнени  соответственно, группа выходов блока элементов И соединена с второй группой входов блока сравнени 5 выход сравнени  которого соединен с вторым входом первого
    1436114
    элемента И, группа информационных динена с второй группой входов блока входов устройства соединена с груп- ,элементов И, вход записи второго репой информационных входов второго ре- гистра соединен с выходом второго гистра, группа выходов которого сое- элемента И.
SU864147496A 1986-11-17 1986-11-17 Устройство дл распознавани отказов SU1436114A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864147496A SU1436114A1 (ru) 1986-11-17 1986-11-17 Устройство дл распознавани отказов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864147496A SU1436114A1 (ru) 1986-11-17 1986-11-17 Устройство дл распознавани отказов

Publications (1)

Publication Number Publication Date
SU1436114A1 true SU1436114A1 (ru) 1988-11-07

Family

ID=21267631

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864147496A SU1436114A1 (ru) 1986-11-17 1986-11-17 Устройство дл распознавани отказов

Country Status (1)

Country Link
SU (1) SU1436114A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Дмитриев А.К. Распознавание отказов в системах электроавтоматики.- М.: Энергоатомиздат, 1983, с. 87. Авторское свидетельство СССР № 1059550, кл. G 05 В 23/02, 1983. *

Similar Documents

Publication Publication Date Title
SU1436114A1 (ru) Устройство дл распознавани отказов
SU1166120A1 (ru) Устройство дл контрол цифровых узлов
SU1175022A1 (ru) Устройство дл контрол серий импульсов
SU1179348A1 (ru) Устройство дл автоматического контрол блоков
SU1148009A1 (ru) Устройство дл контрол цифровых блоков
SU1705876A1 (ru) Устройство дл контрол блоков оперативной пам ти
SU1501023A1 (ru) Устройство дл ввода информации
SU1575207A1 (ru) Устройство дл контрол неисправности объекта
SU1010651A1 (ru) Запоминающее устройство с самоконтролем
SU842821A1 (ru) Устройство дл контрол логическихблОКОВ
SU809362A1 (ru) Запоминающее устройство с само-КОНТРОлЕМ
SU1228140A1 (ru) Устройство дл индикации
SU1206783A1 (ru) Устройство дл контрол параллельного двоичного кода на нечетность
SU1277216A1 (ru) Запоминающее устройство с самоконтролем
SU1742753A1 (ru) Устройство дл контрол цифровых блоков
SU1658190A1 (ru) Устройство дл контрол монотонно измен ющегос кода
SU1509902A2 (ru) Устройство дл обнаружени ошибок при передаче кодов
SU1644168A1 (ru) Самодиагностируемое парафазное асинхронное логическое устройство
SU1370754A1 (ru) Устройство дл контрол импульсов
SU951399A1 (ru) Устройство дл записи информации в запоминающее устройство
SU1529226A1 (ru) Устройство дл контрол программ
SU1520521A1 (ru) Устройство дл контрол цифровых блоков
SU949659A2 (ru) Устройство дл обнаружени неисправностей цифровых систем
SU1302284A1 (ru) Устройство дл контрол и диагностики логических блоков
SU1751761A1 (ru) Асинхронное автоматическое устройство дл контрол цифровых систем