SU1751761A1 - Асинхронное автоматическое устройство дл контрол цифровых систем - Google Patents
Асинхронное автоматическое устройство дл контрол цифровых систем Download PDFInfo
- Publication number
- SU1751761A1 SU1751761A1 SU894751976A SU4751976A SU1751761A1 SU 1751761 A1 SU1751761 A1 SU 1751761A1 SU 894751976 A SU894751976 A SU 894751976A SU 4751976 A SU4751976 A SU 4751976A SU 1751761 A1 SU1751761 A1 SU 1751761A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- group
- block
- Prior art date
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
Изобретение относитс к области вычислительной техники и может быть исполь- зовано дл проверки и поиска неисправностей в сложных логических блоках и системах. Целью изобретени вл етс повышение достоверности контрол и сокращение времени, необходимого дл реализации контрол . С этой целью в устройство , содержащее эталонный блок и анализатор перекоса, введен блок контрол , который включает группу из п ключей, переключатель на m положений, группу из m генераторов единичного потенциала, шифратор , четыре блока посто нной пам ти, счетчик, два триггера, две группы из п/8 мультиплексоров, генератор импульсов, делитель , элемент И, переключатель временных интервалов, группу цифровых индикаторов, индикатор ИСПРАВЕН, индикатор НЕИСПРАВЕН и кнопку сброса 2 ил. (Л
Description
Изобретение относитс к цифровой вычислительной технике и может быть исполь- зовано дл проверки и поиска неисправностей в сложных логических блоках и системах.
Целью изобретени вл етс повышение достоверности контрол и сокращение времени, необходимого дл реализации контрол .
На фиг. 1 представлена структурна схема асинхронного автоматического устройства дл контрол цифровых систем; на фиг. 2 - функциональные схемы блока контрол и анализатора перекоса.
На фиг, 1 представлены система 1 обработки данных, эталонный блок 2, контролируемый блок 3 (объект контрол - один из блоков системы 1), блок 4 контрол и анализатор 5 перекоса.
Блок 4 контрол (фиг. 2) содержит п ключей 6, m резисторов (генераторов единичного потенциала) 7, шифратор 8, блоки 9 и 10 посто нной пам ти, счетчик 11, триггер 12, блоки 13 и 14 посто нной пам ти, п/8 мультиплексоров 15 и 16, генератор 17 импульсов , делитель 18, триггер 19, элемент И 20, группу цифровых индикаторов 21, переключатели 22 и 23, кнопку 24 сброса, индикатор 25 Исправен и индикатор 26 Неисправен . Каждый из п ключей 6 группы имеет три выходных состо ни (где п - количество контактов в разъеме дл подключени эталонного блока 2 к. системе 1 обработки данных ). Переключатель 22 имеет m положений (где m - количество блоков, вход щих в систему 1 обработки данных).
Анализатор 5 перекоса (фиг 2) содержит элемент 27 ИСКЛЮЧАЮЩЕЕ ИЛИ, дифференцирующую цепочку 28, включающую резистор 29 и конденсатор 30, и формирователь 31.
Устройство работает следующим образом .
С помощью переключател 22 устанавливаетс номер, присвоенный эталонному блоку 2 дл данной системы 1 обработки данных. С помощью переключател 23 устанавливаетс временной интервал ortl до12, в течение которого происходит изменение всех выходных сигналов контролируемого блока. Система 1 обработки данных переводитс в рабочий режим. После нажати кнопки 24 сброса запускаетс процесс контрол . При установке переключател 22 в состо ние с заданным номером на соответствующий вход шифратора 8 подаетс О, а на остальных его входах с помощью резисторов поддерживаетс потенциал 1. На выходе шифратора 8 формируетс двоичное слово, соответствующее выбранному номеру блока. Код этого двоичного слова поступает на адресный вход блока 9, на выходе которого позаписан ной в него таблице формируетс n-раэр дное слово. Потенциалы первой группы выходов блока 9 открывают часть ключей б, которые пропускают сигналы, вл ющиес входными дл контролируемого блока 3, а потенциалы I с другой группы выходов блока 9 закрывают часть ключей б, которые не пропускают соответствующие выходные сигналы.
Код двоичного слова с выхода шифратора 8 поступает также на адресный вход блока 10 и на входы разрешени обращени блоков 13 и 14, На выходе блока 10 формируетс двоичное слово, код которого соответствует количеству выходных контактов дл данного контролируемого блока 3 С выхода блока 10 код сформированного двоичного слова поступает па установочный вход счетчика 11 и записываетс в него нажатием кнопки 24 сброса. Записанное в счетчик 11 двоичное слово с его выхода поступает на адресные входы блоков 13 и 14. На выходе блока 13 по таблице, записанной D него, формируютс семиразр дные слова, которые поступают на цифровые индикаторы 21 и высвечивают номер провер емого контакта в системе обозначений данного разъема. На выходе блока 14 по заданной программе (габлице) форг эируетс двоичное слово разр дностью 3 ьп/8. Первые три разр да этого слова поступают на управл ющие входы всех мультиплексоров 15 и 16, остальные разр ды кода с выхода блока 14 поступают на два одноименных мультиплексора 15 и 16 (на входы включени микросхем в активное состо ние).
Программа (таблица) D блоке 1 записана таким образом, что сигнал с контактов эталонного и контролируемого блоков 2 и 3.
номер которого индицирован с помощью блока 13, через мультиплексоры 15 и 16 подаетс на соответс гвующий вход анализатора 5 перекоса Если эти выходные сигналы
одинаковы, то на выходе элемента 27 сохран етс потенциал 1 и через врем , определ емое положением переключател 23 счетчик 11 переводитс в состо ние на единицу меньше предшествующего Код этого
0 нового числа с выхода счетчика 11, поступа на входы блоков 13 и 14, высвечивает номер следующего контакта (с помощью блока 13) и передает соответствующие сигналы выходных контактов эталонного и контролиру5 емого блоков 2 и 3 (с помощью блока 14 и мультиплексоров 15 и 16) на входы анализатора 5 перекоса. На выходе переноса счетчика 11 по вл етс импульс (после отсчета числа, определ ющего количество выход0 ных контактов), который поступает на вход триггера 12. В результате триггер 12 мен ет свое состо ние, которое отображаетс индикатором 25 (Исправен). Кроме того, сигнал с второго выхода триггера 12 запрещает
5 прохождение сигнала с выхода генератора 17 чепез элемент I/I 20 на вход делителе 18. Если же обнаруживаетс несоответствие между сигналами эталонного и контролируемого блоков 2 и 3, то на выходе элемента
0 27 устанавливаетс потенциал О, а перепад сигнала, продифференцированный цепочкой 28, поступает на вход формировател 31 С выхода формировател 31 импульсный сигнал (наличие которого
5 зависит от сдвига входных сигналов знали затора 5 перекоса), поступа на вход сброса (R) триггера 19, переводит его в нулевое состо ние и останавливает делитель 18, а следовательно, и счетчик 11. С помощью
0 индикатора26 отображаетс состо ние неисправности контролируемого блока, а также индицируетс (элементами 21) номер контакта, на котором обнаружена неисправность ,
Claims (2)
- 5 Дл контрол другой системы обработки данных достаточно сменить прошивку таблиц в блоках посто нной пам ти. Формула изобретени 1. Acnh хронное автоматическое устрой0 ство дл контрол цифровых систем, содержащее эталонный блок и анализатор перекоса, отличающеес тем, что, с целью повышени достоверности контрол и сокращени времени, необходимого дл5 реализации контрол , в него введен блок контрол , который включает группу из п ключей (где п - количество контактов в разъеме дл подключени эталонного блока по входу и выходу данных), переключатель на m положений (где m - количество блоков,подлежащих проверке), группу из m генераторов единичного потенциала, шифратор, четыре блока посто нной пам ти, счетчик, два триггера, две группы из п/8 мультиплексоров , генератор импульсов, делитель, эле- мент И, переключатель временных интервалов, группу цифровых индикаторов, индикатор Исправен, индикатор Неисправен и кнопку сброса, при этом вход эталонного блока и первые входы всех ключей группы объединены и образуют вход опроса устройства, информационные входы мультиплексоров первой группы вл ютс входом устройства дл подключени к выходу объекта контрол , выходы ключей группы вл ютс выходом устройства дл подключени входу объекта контрол , первый вывод переключател на гл положений соединен с шиной нулевого потенциала, а 1-й второй вывод переключател на m поло- хений (1 i m) подключен к выходу i-ro генератора единичного потенциала и f-му входу шифратора, выход которого соединен с адресными входами первого и второго блоков посто нной пам т и и входами разре- шени обращени третьего и четвертого блоков посто нной пам ти, выход первого блока посто нной пам ти подключен к вторым входам всех ключей группы, адресные входы третьего и четвертого блоков посто- иной пам ти соединена с информационным выходом счетчика, выход третьего блока посто нной пам ти подключен к входам цифровых индикаторов группы, выход четвертого блока посто нной пам ти соеди- нен с управл ющими входами всех мультиплексоров первой и второй групп, вход сброса, тактовый вход и вход останова счетчика подключены соответственно к выходам кнопки сброса, второго блока посто нной пам ти и переключател временных интервалов , вход установки, вход сброса и пр мой выход первого триггера соединены соответственно с выходом переноса счетчика , выходом кнопки сброса и входом индикатора Исправен, информационные входы мультиплексоров второй группы подключены к выходу эталонного блока,выходы мультиплексоров первой и второй групп соединены соответственно с первым и вторым информационными входами анализатора перекоса, первый и второй входы и выход элемента И подключены соответственно к выходу генератора импульсов, инверсному выходу первого триггера и тактовому входу делител , выходы которого соединены с одноименными входами переключател временных интервалов, а вход установки, вход сброса, пр мой и инверсный выходы второго триггера подключены соответственно к выходу анализатора перекоса, выходу кнопки сброса, входу индикатора Неисправен и входу останова делител ,
- 2. Устройство поп, 1, о т л и ч а ю щ е е- с тем, что анализатор перекоса содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, дифференцирующую цепочку и формирователь, выход которого вл етс выходом анализатора, первый и второй входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ вл тотс первым и вторым информационными входами анализатора, а выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с входом формировател и первым выводом дифференцирующей цепочки, второй вывод которой подключен к шине нулевого потенциала.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894751976A SU1751761A1 (ru) | 1989-10-23 | 1989-10-23 | Асинхронное автоматическое устройство дл контрол цифровых систем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU894751976A SU1751761A1 (ru) | 1989-10-23 | 1989-10-23 | Асинхронное автоматическое устройство дл контрол цифровых систем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1751761A1 true SU1751761A1 (ru) | 1992-07-30 |
Family
ID=21475954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU894751976A SU1751761A1 (ru) | 1989-10-23 | 1989-10-23 | Асинхронное автоматическое устройство дл контрол цифровых систем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1751761A1 (ru) |
-
1989
- 1989-10-23 SU SU894751976A patent/SU1751761A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 528709, кл. G 06 F 11 /22, 1977. Патент US № 4122995, кл. G Об F 11/00, опублик. 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1751761A1 (ru) | Асинхронное автоматическое устройство дл контрол цифровых систем | |
CA1314599C (en) | System for the input and/or output of signals of a digital control system | |
US5182803A (en) | System for inputting and/or outputting signals of a digital control system for a printing machine including a digital filter | |
US3056108A (en) | Error check circuit | |
SU1071979A1 (ru) | Устройство дл диагностики цифровых узлов | |
SU758174A1 (ru) | Устройство для проверки электрического монтажа 1 | |
SU1141414A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1698899A1 (ru) | Многоканальное регистрирующее устройство | |
SU1125628A1 (ru) | Устройство дл обнаружени сбоев синхронизируемых дискретных блоков | |
SU1029176A1 (ru) | Устройство дл ввода аналоговой информации | |
SU1698842A1 (ru) | Устройство дл контрол соединений в электрическом монтаже | |
SU1128413A1 (ru) | Резервированное мажоритарное устройство | |
SU1092508A1 (ru) | Устройство дл контрол и локализации неисправностей логических схем | |
SU441532A1 (ru) | Устройство дл обнаружени неисправностей в логических схемах | |
SU1104589A1 (ru) | Устройство дл контрол записи информации в программируемые блоки пам ти | |
SU1130871A1 (ru) | Устройство дл контрол цифровых систем | |
SU911532A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1332322A1 (ru) | Устройство дл контрол логических блоков | |
SU1649548A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU1501064A1 (ru) | Устройство дл контрол последовательностей импульсов | |
SU556441A1 (ru) | Устройство дл фиксации сигналов от схем контрол эвм | |
RU1778765C (ru) | Устройство дл проверки монтажа | |
SU1168952A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
SU1239688A1 (ru) | Способ диагностики отказов элементов контура обратной св зи технических объектов и устройство дл его осуществлени | |
SU1175022A1 (ru) | Устройство дл контрол серий импульсов |