SU1130871A1 - Устройство дл контрол цифровых систем - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТГОЛЯ ЦИФЮВЫХ СИСТЕМ, содержащее блок сравнени  кодов, группу формирователей напр жени , формирователь напр жени , два триггера, два элемента И, группу элементов И, счетчик, первую rpymiy регистров сдвига, .блок переключателей , элемент ИЛИ, причем перва  группа входов блока сравнени  кодов .соединена с группой выходов блока переключателей , синхровход устройства соединен с входом формировател  напр жени , выход которого соединен с первым входом первого элемента И, второй вход которого соеданен с выходом первого триггера, единичный вход которого соединен с единичным входом второго триггера н с установочным входом устройства, группа информационных входов которого соеданена с входами формирователей напр жени  группы и с второй группой взводов блока сравнени  кодов, выход которого соединен с нулетым входом второго трйггера , выход которого соединен с первым входом . второго элемента И, выход которого соединен с счетным входом счетчика, выход переполнени  которого соединен с нулевым входом первого трштера и с первыми входами элементов И группы , вторые входы которых соединены соот- ветственно с выходами формирователей напр жени  группы, выход первого элемента И соединен с первым входом элемента ИЛИ, выходы элементов И группы соединены соответственно с информационньшш входами регистров сдвига первой группы, Отличающеес  тем, что, с целью расширени  его функциональных воэможностей путем обеспечени  воэможности регистрации изменений логического состо ни  в промежутках времени между синхроимпульсами, в О) устройство введены элемент задержки, группа счетчиков, втора  группа регистров сдвига, причем установочный вход устройства соединен с вторым входом (Элемента ИЛИ, эыход которого соединен с входом элемента задержки , выход которого соединен с установочными входами счетчиков группы, счетные &0 входы которых соединень соответственно с выходами элементов И группы, выход перо tx вого элемента И соединен с синхровходами регистров сдвига первой группы, с вторым -ч1 входом второго элемента И и синхровходами регистров сдвига второй группы, информационные входы которых соединены соответствен но с выходами разр дов счетчиков группы. i

Description

Изобретение относитс  к вычислительной Технике и может быть использовано дл  поиска дефектов, ошибок и сбоев в работе аппаратных средств электронного цифрового оборудовани . Известно устройство дл  контрол  цифровых систем, содержащее компаратор запуска по коду, блок индикации, элемент ИЛИ, генератор. цифровой задержки, две груйпы элементов И, формирователь синхросигнала, блок пам ти, два триггера, элемент И, генера тор импульсов, амплитудные компараторы 1 Недостатком данного устройства  вл етс  жестка  прив зка запоминаемой информаи и к запускающему коду, что не позвол ет одновременно регистрировать предшествующие и последующие запускающему коду слова. Наиболее близким по технической сущности к предложенному  вл етс  устройство дл  контрол  цифровь1х систем, содержащее блок сравнени  кодов, амплитудные компараторы, группу элементов И, формирователь синхросигналов , два элемента И, группу регистров сдвига, два триггера, элемент цифровой задержки , причем установочный вход устройства соединен с первыми установочными входами первого и второго триггера, .второй установоч ный вход которого соединен с выходом элемента цифровой задержки и с первыми входа ми группы элементов И, а выход соединен с первым входом первого элемента И, второй вход которого соединен с выходом формировател  синхросигналов, а выход соединен с первым входом второго элемента И и с тактовыми входами регистров сдвига, информаодонные входы которых соединены с выхрдами амплитудных компа;раторов, входы которых  вл ютс  группой информационных входов устройства и соединены с входами блока сравнени  кодов, выход которого соединен . с вторым установочным входом второго триггера , выход которого соединен с вторым вхо дом второго элемента И, выход которого соединен с входом элемента цифровой задержки , синхровход устройства соединен с входом формировател  синхросигналов. Устройство регистрирует информацию, по вл ющуюс  на выходах контролируемого объек та в моменты сзшцествовани  синхроимпульсов Устройство позвол ет запоминать дл  индикации информацию, последующую запускающему слову или предшествующую запускающему слову на любое число тактов 2. Недостатком известного устройства  вл етс  ограниченность регистрируемой информации, что не позвол ет достоверно диагностировать цепи, с асинхронными элементами, цепи с помехами или паразитной генерацией. Это объ сн ет е  тем, что, в известном устройстве никак не фиксируютс  событи , которые могут происходить в контролируемом объекте в промежутках времени между синхроимпульсами. Цель изобретени  - рас1пирение функциональных возможностей njnreM обеспечени  возможности регистрации изменений логического состо ни  в промежутках времени между синхроимпульсами . Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровых систем, содержащее блок сравнени  кодов, группу формирователей напр жени , формирователь напр жени , два триггера, два элемента И, группу элементов И, счетчик, первую группу регистров сдвига, блок переключателей, элемент ИЛИ, причем перва  группа входов блока сравнени  кодов соединена с группой выходов блока переключателей, синхровход устройства соединен с входом формировател  напр жени , выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, единичный вход которого соединен с единичным входом второго триггера и с установочным входом устройства, rpyinia информационных входов которого соединена с входами формирователей напр жени  группы и с второй группой входов б.пока сравнени  кодов, вькод которого соединен с нулевым входом второго триггера, выход которого соединен с первым входом второго элемента И, выход которого соединен с счетны. входом счетчика, выход переполнени  которого соединен с нулевым входом первого триггера и с первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами формирователей напр жени  группы, выход первого элемента И, соединен с первым входом элемента ИЛИ, выходы элементов И группы соединены соответственно с информационными входами регистров сдвига первой группы, введены элемент задержки, группа счетчиков, втора  группа регистров сдвига, причем установоч- ный вход устройства соединен с вторым входом элемента ИЛИ, выход которого соединен с входом элемента задержки, выход которого соединен с установочными входами счетчиков группы, счетные входы которых соединены соответственно с выходами элементов И группы, выход первого элемента И соединен с синхровходами регистров сдвига первой группы, с втсц)ым входом второго элемента И и с синхровходами регистров сдвига второй группы, информационные входы которых соединены соответственно с выходами разр дов счетчиков группы. На фиг. 1 .представлена блок-схема предлагаемого устройства; на фиг. 2 - схема формировател  напр жени ; ка фиг, 3 - схема

блока сравнени  кодов; на фиг. 4 - временна  диаграмма работы устройства.

Устройство содержит блок 1 переключателей формирователь, 2 напр жени , блок 3 сравнени  кодов, грзтшу 4 формирователей напр жени , триггер 5,элемент 6 И, элемент 7 И, , группу 8 элементов И, счетчик9, триггер 10, группу 11 регистров сдвига, элемент 12 ИЛИ, группу 13 счетчиков, элемент 14 задержки, группу 15 регистров сдвига, установочный вход 16 устройства, синхровход 17 устройства , группу 18 информационных входов устройства.

Каждый формирователь, напр жени  содержит преобразователь 19 уровн  напр жени  и триггер 20 Шмидта.

Блок 3 сравнени  кодов содержит элементы 21 сравнени , элемент 22 И.

Формирователи 2 и 4 напр жени  предназначены дл  того, чтобы уменьшить вли ние входных цепей устройства, повысить помехозащищенность входных цепей, согласовать уровни .

При этом эталонное значение сигналов задаетс  жестко уровнем порога срабатывани  входного элемента. Такой подход оправдан тем, что система, в состав которой входит предлагаемое устройствр, ориентирована на конкретный набор объектов диагностировани , выходные сигналы которых имеют уровни . ТТЛ, за исключением небольшого количества цепей, работающих в уровн х ЭСЛ-логики. Поэтому дл  большинства каналов вырождаетс  в единственный элемент триггер Шмидта, в качестве которого может быть использована интегральна  микросхема 155ТЛ1. Преобразователи уровн  ЭСЛ-ТТЛ (может быть использована интегральна  микросхема 500ПУ125) включаютс  в случае необходимости при помощи специального выносного блока

Блок 3 сравнени  кодов предназначен

дл  вьщелени  момента про влени  на шинах Провер емой системы заданной логической комбинации.

Причем заданна  комбинаци  задаетс  блоком 1 переключателей.

Счетчик 9 предназначен дл  формировани  временного сдвига процесса регистрации состо ннй выходов провер емой системы относительно момента по влени  заданного кодового слова. Причем в счетчик предварительно записыветс  число тактов, на которое должен быть задержан импульс синхронизации. Импульс переполнени  счетчика будет сигнало по которому останавливаетс  запись в регистры сдвига и соответственно фиксируютс  логические состо ни , сдвинутые относительно заданного кодового слова на нужное число тактов.

Группа счетчиков 13 предназначена дл  подсчета по каждой выходной шине объекта контрол  числа переходов сигнала из одного логического состо ни  в другое за период синхронизации. Разр дность счетчиков 13 и, следовательно, общее количество регистров сдвига выбираетс  с учетом характера сигна- . лов объекта (наличие асинхронных сигналов, веро тности помех и паразитной генерации), требований к диагностическим возможност м, сложности и стоимости аппаратуры.

Устройство работает следующим образом.

До начала контрол  сигнал с установочного входа 16 устройства устанавливает, в еди- и ничное состо ние первый триггер 5, второй триггер 10 и через элемент ИЛИ 12 и элемент 14 задержки счетчики 13 в исходное состо ние . В процессе диагностировани  контролируемые сигналы поступают через группу 4 формирователей напр жени  и группу 8 элементов И на информационные входы груп пы 11 регистров сдвига и счетные входы счетчиков 13 группы, а также непосредственно на входы блока 3 сравнени , который по определенному заданному состо нию блока переключателей переводит триггер 5. в нулевое состо ние. При этом закрываетс  элемент 7 И через который поступали тактовые импульсы на вход счетчика 9, так как по отработке заданной задержки триггер 10 закрывает злемент 6 И, через который поступали синхроимпульсы на тактовые входь регистров сдвига и через элемент 12 ИЛИ и элемент 14 задержки на счетные входы счетчиков 13. При этом в регистрах сдвига будет находитьс  информаци , предшествующа  заданному в блоке 3 сравнени  кодов и последующа . Количество предшествуннцих и последующих слов информации зависит от разр дности регистров сдвига и задержки, заданной счетчиком 9.

Выход каждого разр да счетчиков 13 соединен с информационным входом одного из регистров 15 сдвига группы. Таким образом, содержимым группы регистров 11 сдвига  вл ютс  состо ни  выходов провер емой систем в моменты по влени  синхроимпульсов, а соджимым группы регистров 15 сдвига  вл етс  код, соответствующий количеству переходов сигнала из одного логического уровн  в другой за период между двум  синхроимпульса ми, так как каждый очередной синхроимпульс поступа  через злемент 12 ИЛИ и элемент 14 задержки на установочные входы счетчиков 13 приводит их в исходное состо ние. Величина задержки выбираетс  минимальной при услови надежной записи информации в регистры сдвига до того, как содержимое счетчиков 13 будет сброшено.

Сущность процесса регистрации по сн ют Временные диаграммы и таблица состо ний, записанных дл  каждой временной диаграммы в регистрах сдвига, показанные на фиг. 4. На в|ремешюй диаграмме фиг. 4 а показаны с нхроимпулыгы, б -.и - восемь возможных вариантов изменени  состо ний выходных сигналов )Е(иагностируемой системы.

Чтобы различить зти временные диаграммы достаточж) иметь одноразр дные счетчики 13 и по одному дополнительному регистру сдвига на каждый канал.- В таблице состо ний показаны дано ые, записанные в регистр 11 сдвига по первому синхроимпульсу (первый столбец) по второму импульсу (второй столбец) и данHbie , записанные в регистр 15 сдвига в конце (третий столбец). Предполагаетс , что счетчик срабатывает по переходу логического уровн  из низкого в высокий: Как видно из временных диаграмм и таблицы

состо ний, запоминаема  информаци  позвол ет зафиксировать восемь различных ситуаций на информаююнИых входах. Это дает возможность устройству регистрировать асинхронные процессы, протекакнцие в объекте контрол  в промежутках времени между синхроимпуль-и сами, что косвенным образом повьпцает разрешающую способность системы.

Опира сь на информацию о состо нии провер емого выхода в предыдущем синхроимпулсё , в текущем синхроимпульсе и зна  число переходов из одного логического состо ни  в другое в промежутке времени между синхроимпульсами , можно восстановить квазивременную диаграмму на анализируемом. выходе.

Така  организаци  процесса регистрации оказываетс  особенно продуктивной при диагностировании цепей с обратными св з ми, позвол   обнаружить различи  в реакции элементов кольца обратной св зи на внещнее воздействие. Кроме того, предлагаемый метод регистрации дает возможность более качественно диганостировать цепи, наход щиес  под вли нием импульсных помех и цепи с паразитной генерацией.

Таким образом, устройство позвол ет за счет введени  дополнительных злементов счета н запоминани  расширить функциональные воз южности устройства, осуществл   помимо регистрации логических состо ний объекта контрол  по синхроимпульсам еще и подсчет числа переходов нз одного логического состо ни  в другое в промежутках времени между синхроимпульсами.

Фиг. 2

Фиг.З

л

S

ш

гл.

ж

и

Л

п

- t

t

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ, содержащее блок сравнения кодов, группу формирователей напряжения, формирователь напряжения, два триггера, два элемента И, группу элементов И, счетчик; первую группу регистров сдвига, блок переключателей, элемент ИЛИ, причем первая группа входов блока сравнения кодов соединена с группой выходов блока переключателей, синхровход устройства соединен с входом формирователя напряжения, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом первого триггера, единичный вход которого соединен с единичным входом второго триггера и с установочным входом устройства, группа информационных входов которого соединена с входами формирователей напряжения группы и с второй группой входов блока сравнения кодов, выход которого соединен с нулевым входом второго трйгге- ра, выход которого соединен с первым входом второго элемента И, выход которого соединен с счетным входом счетчика, выход переполнения которого соединен с нулевым входом первого триггера и с первыми входами элементов И группы, вторые входы которых соединены соответственно с выходами формирователей напряжения группы, выход первого элемента И соединен с первым входом элемента ИЛИ, выходы элементов И группы соединены соответственно с информационными входами регистров сдвига первой группы, отличающееся тем, что, с целью расширения его функциональных возможностей путем обеспечения возможности регистрации изменений логического состояния в промежутках времени между синхроимпульсами, в устройство введены элемент задержки, группа счетчиков, вторая группа регистров сдвига, причем установочный вход устройства соединен с вторым входом < элемента ИЛИ, выход которого соединен с входом элемента задержки, выход которого соединен с установочными входами счетчиков группы, счетные входы которых соединены соответственно с выходами элементов И группы, выход первого элемента И соединен с синхровходами регистров сдвига первой группы, с вторым входом второго элемента И и синхровходами регистров сдвига второй группы, информационные входы которых соединены соответствен» но с выходами разрядов счетчиков группы.

   SU <.»1130871