SU1108467A1 - Регистратор последовательности логических сигналов - Google Patents
Регистратор последовательности логических сигналов Download PDFInfo
- Publication number
- SU1108467A1 SU1108467A1 SU833586428A SU3586428A SU1108467A1 SU 1108467 A1 SU1108467 A1 SU 1108467A1 SU 833586428 A SU833586428 A SU 833586428A SU 3586428 A SU3586428 A SU 3586428A SU 1108467 A1 SU1108467 A1 SU 1108467A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- recorder
- block
- logical
- Prior art date
Links
Landscapes
- Recording Measured Values (AREA)
Abstract
1. РЕГИСТРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ ЛОГИЧЕСКИХ СИГНАЛОВ, содержащийг блок индикации, первый элемент И-НЕ и по числу информационЙЬ1Х входных клемм регистратора логические блоки, причем каждый г -и логический блок содержит второй элемент И-НЕ, соединенный первым входом с соответствующей г-й информационной входной клеммой регистратора , выходом - с первым входом третьего элемента И-НЕ, соединенного вторым входом с ( +О-й информационной входной клеммой регистратора, четвертый элемент И-НЕ, отличающийс тем, что, с целью расширени функциональных воэможностей регистратора, в него введены распределитель импульсов, генератор импульсов, D - триггер, первый и второй элементы И, элемент ШШ-НЕ, блок задержки, формирователь импульсов , а каждый из логических блоков дополнительно содержит элемент НЕ, причем второй вход второго элемента И-НЕ первого логического блока соединен с первой инфор.мационной входной клеммой регистратора , второй вход второго элемента И-НЕ каждого -i-ro логического блока кроме первого соединен с выходом третьего элемента И-НЕ (г-1)-го логического блока, входы первого элемента И соединены с выходами соответствующих четвертых элементов И-НЕ,соединенных первыми входами через элементы НЕ с выходами третьих элементов И-НЕ, вторыми входами с соответствуюищми выходами распределител импульсов, соединенного входом с входной клеммой сброса регистра и с первым входом блока индикации , вторым входом - с выходом второго элемента и с вторым входом блока индикации, соединенного третьим входом с входом формировател импульсов , с пр ьым выходом D-триг (Л гера, и с первым входом первого элемента И-НЕ, соединенного вторым входом с ВЫХОДОМ генератора импульсов и с первым входом второго элемента § И, выходом - с первым входом блока задержки, соединенного вторым входом с управл ющей входной клеммой устрой ства, выходом - с -входом t -триггера , соединенного инвертирующим вы00 ходом с собственным Е -входом и с вторым входом второго элемента И, S-входом - с общей шиной устройства, 9) С-входом - с выходом элемента ИЛИ-НЕ, -vj соединенного первым входом с третьим входом блока задержки и с выходом формировател импульсов, вторым входом - с ш 1ходом первого элемента И. 2. Регистратор по п. 1, о т л и чающийс тем, что блок индикации содержит счетчик, соединенный счетным входом с вторым входом блока, сбросовым входом - с пер
Description
,вым входом блока, выходами - с информационными входами первого дешифратора , соединенного управл ющим входом с третьим входом блока, выходами - с входами цифрового индикатора .
3. Регистратор по п. I, о т л ичающийс тем, что блок
задержки сод -ржит счетчик, соединенный счетным вхсщом с первым входом блока, сбросовым входом - с третьим входом блока, выходами - с информационными входами коммутатора, соединенного управл ющим входом с вторым входом блока, выходом - с выходом блока.
Изобретение относитс к автоматике и вычислительной технике и может быть использовано в системах человек - машина, например при создании систем контрол операторской де тельности, а также в аппаратуре контрол логических устройств. .Известно устройство дл контрол последовательности чередовани аналоговых сигналов, содержащее N бло ков обработки аналогового сигнала, каждый из которых содержит последовательно соединенные между собой первьй, второй двухвходовые элементы И-НЕ, элемент НЕ, третий и четаертый двухвходовые элементы И-НЕ, выходы которых вл ютс выходами блоков обработки аналогового сигнала , генератор импульсов и блок индикации , входы которого подключены к выходам (соответствующих блоков обработки аналогового сигнала, вход каждого из которых соединен с вторыми входами первого и второго элементов И-НЕ, с вторым входом четвер того элемента И-НЕ и с первым входом первого,элемента Й-НЕ последующ блока обработки аналогового сигнала ггри этом вторые входы третьих элементов И-НЕ всех блоков обработки аналогового сигнала объединены межд собой и подключены к выходу генера ,тора импульсов С 11. Однако известное устройство характеризуетс низкой полнотой кон . рол .так как не обеспечивает в полн мере контроль нарушений в последова тельности чередовани аналоговых си налов. Так, например, не фиксируетс как нарушение последовательности чередовани сигналов выполнение опе рации, следунлцей за ошибочной. Наиболее близким к изобретению вл етс устройство контрол выполнени последовательности действий оператора, содержащее блок индикации , первый элемент И-НЕ и.по числу информационных входных клемм регистратора логические блоки, причем каждый i-й логический блок содержит второй элемент И-НЕ, соединенный первым входом с соответствующей 1-й информационной входной клеммой регистратора , выходом - с первым входом третьего элемента И-НЕ, соединенного вторым входом с i-й информационной входной клеммой регистратора , четвертый элемент И-НЕ С23. Недостатком известного устройства вл ютс его ограниченные функциональные возможности. Данное устройство не может вы вл ть и иьщицировать в цифровом коде номера всех его входных клемм, на которых установились сигналы логических единиц, в частности, если эти сигналы имеютс на нескольких последовательных по номерам (например г-й и (г+1)-й) входных клеммах или перемещаютс по входным клеммам, в то врем как на промежуточных клеммах имеютс сигналы логического нул . В результате при использовании устройства дл контрол последовательности работы оператора все с иибочные операции не индицируютс . Цель изобретени - расширение функциональных возможностей устройства . Поставленна цель достигаетс тем, что в регистратор последовательности логических сигналов, содержащий блок индикации, первый элемент И-НЕ и по числу информацимкных входных клемм регистратора логические блоки, причем каждый i-и логический блок содержит второй элемент И-НЕ, соединенньм первым входом с соответствующей г-й информационной входной Ю1еммой регистратора, выходом - с первым входом третьего элемента И-НЕ, соединенного вторым входом с (ТУ + О-Й информационной входной клеммой регистратора, четвертый элемент И-НЕ, введены распределитель импульсов,- генератор импульсов, D-триггер, первьй и второй элементы И, элемент ИЛИ-НЕ, блок задержки, формирователь импульICOB , а ка сдьй из логических блоков дополнительно содержит элемент НЕ, причем второй вход второго элемента первого логического блока соединен с первой информационной входной клеммой регистратора, второй вход второго элемента И-НЕ каждого t-ro логического блока кроме первого соединен с выходом третьего элемента И-НЕ (i-l)-ro логического блока, входы первого элемента И соединены с выходами соответствующих четвертых элементов И-НЕ, соединенны первыми входами через элементы НЕ с выходами третьих элементов И-НЕ, вторыми входами - с соответствукмдими выходами распределител импульсов, соединенного входом с входной клеммой сброса регистратора и с первым входом блока индикации, вторым входом - с выходом второго элемента И и с вторым входом блока индикации, соединенного третьим входом с входом формировател импульсов, с пр мы выходом D -триггера и с первым входом первого элемента И-НЕ, соединенного вторым входом с выходом генератора импульсов и с первым входом второго элемента И, выходом - с первым входом блока задержки, соединенного вторым входом с управл ющей входной клеммой устройства, выходом - с - входом О-триггера соединенного инвертирукицим выходом с собственным S -входом и с вторым входом второго элемента И, S-входом с общей шиной устройства, с-входом - с. выходом элемента ИЛИ-НЕ, соединенного первым входом с третьим входом блока задержки не шлходом Iформировател импульсов, вторым входом - с В1 ходом первого элемента
Блок индикации содержит счетчйх, соединенный счетным входом с вторым
входом блока, сбросовым входом - с первым входом блока, выходами - с информационными входами первого дешифратора , соединенного управл ющим
входом с третьим входом блока, выходами - с входами цифрового индикатора .
Блок задержки содержит счетчик, соединенный счетным входом с первым входом блока, сбросовым входом - с третьим входом блока, выходами - с информационными входами коммутатора , соединенного управл юпщм вхо ,дом с вторым входом блока, выходом с выходом блока.
На фиг. представлена блок-схема (Регистратора; на (|иг. 2 - блок-схе ма блока ивдикации; на фиг. 3 блок-схема блока задержки; на 4мг.4блок-схема коммутатора.
Регистратор содержит логические блоки ц - , вторые элементы , И-НЕ, третьи элементы 3 - 3 И-НЕ, элементы 4, НЕ, четвертые эле-, менты 5 - 5v И-НЕ, генератор 6 импульсов , распределитель 7 импульсов , второй элемент 8 И, блок 9 индикации , первый элемент 10 И-НЕ, Л1-триггер II, формирователь 12 импульсов , блок 13 задержки, первый элемент 14 И, элемент 15 ИЛИ-НЕ, сбросовую входную клемму 16, первый счетчик 17, первый дешифратор 18, цифровой индикатор 19, второй счет .чик 20, коммутатор 21, второй дешифратор 22, переключатель 23, информационные входные клеммы .
Регистратор работает следующим
образом.
До начала работы на информационные клеммы 24 - 24у, поступают логические сигналы на некоторые логические единицы, на некоторые логи
ческие нули.В результате работы регистратор должен определить и проиндицировать в цифровом виде в течение времени, заданного блоком 13, коды всех номеров входных клемм
24 - 24, где имеютс логические единицы.
Перед каждым циклом работы регист ратора на клемму 16 задаетс сигнал сброса блока 9 и распределител 7.
Рассмотрим в качестве примера слу. чаи, когда на клеммах 24 « 2, 24 « 3 24 п имектгс логические единицы, а на остальных кпеммах - логические нули. 5 При наличии на клемме 24 2 регистратора логической единида элемент 3 И-НЕ логического блока 1/ за счет присутстви на его входах логической 1 (на клемме 24 при этом установлен уровень логического О) переключаетс в нулевое состо ние и устанавливает в единичное состо ние элемента 4 НЕ. При совпадении уровней логическо 1 с выхода элемента 4 НЕ и с первого выхода распределител 7 на входах элемента 5 И-НЕ блока 1 на выходе последнего формируетс урове логического О, которым элемент И устанавливаетс в нулевое состо ние Так как при этом на выходе формировател 12 присутствует уровень логического О, то элемент 15 ИЛИ-НЕ перебрасываетс из нулевого в едини нре состо ние. Перепадом напр жени с низкого на высокое с выхода элемента 15 ИЛИ-НЕ Т)-триггер 11 по своему С-входу устанавливаетс в единичное состо ние (за счет присут стви на его D-входе уровн логической 1 с инвертирующего выхода) Уровнем логического О с инвертирующего выхода D -триггера I1 блокируетс элемент 8 И и запрещаетс тем самым прохождение счетных импульсов с выхода генератора 6 на вход счетчика 17 и распределител 7 Одновременно с этим уровнем логичес кой 1 с пр мого выхода Э -триггера по входу d Разрешение индика 1ции дешифратора 18 блока 9 разрешаетс индикаци соответствующей кодовой комбинации .счетчика 17 (в ЙаМном случае на цифровом индикато; ре 19 светитс цифра 2, сигнализирующа о том, что на клемме 24 имеетс уровень логической единицы. Уровнем логической 1 с пр мого . выхода Ъ -триггера 11 при этом такж разрешаетс прохождение счетных импульсов с выхода генератора 6 через элемент 10 И-НЕ на счетный вход счетчика 20 блока 13 регулируемой задержки. При достижении в счетчике 20 двоичного кода, соответствующего ранее выбранному двоичному коду ком мутатора 21. (код коммутатора 21 соо ветствует ранее выбранному времени индикации ошибки), выбираетс дешиф ратором 22 и переключателем 23, на выходе последнего формируетс уровень логической 1, которым Ъ -тр 7 гер 11 по С -входу вновь устанаплинаетс в ис.ходное (нулевое) состо ние , а логическим перепадом с высокого на низкий с пр мого выхода 3)-триггера И формирователь 12 формирует импульс-уровн логической 1, которым обнул етс счетчик 20 блока 13 и блокируетс двухвходовой элемент 15 ИЛИ-НЕ на врем переключени распределител 7. При этом на выходе блока 13 вновь устанавливаетс уровень логического О, г. уровнем логического О с пр мого выхода 1)-триггера И запрещаетс прохождение импульсов с генератора 6 на выход элемента 10 И-НЕ и вновь разрешаетс уровнем логической 1 с инвертирующего выхода 3)-триггера I 1 прохождение счетных импульсов на выход элемента 8 И. Длительность югходного импульса формировател 12 выбираетс больше длительности паузы, но меньше периода счетных импульсов генератора 6. Указанна задержка необходима дл предотвращени ложного срабатывани (залипани ) D -триггера 11, когда состо ние элемента 14 И не мен етс , что соответствует регистрации ошибок в последовательности прохождени следующих друг за другом аналоговых сигналов. Цд рассматриваемого примера это характерно при ошибках в последовательности прохождени сигналов по второй 242 третьей 24 клеммам. По окончании действи импульса с выхода формировател 12 первым же импульсом с выхода генератора 6 через элемент 8 И счетчик 17 и распределитель 7 измен ют свое состо ние, при этом на первом выходе распределител 7 вновь.по вл етс низкий уровень напр жени , а на его втором выходе по вл етс уровень логической I. Так.как дл рассматриваемого примера уровень логической 1 присутствует и на третьей 24з регистратора, то в логическом блока 12 элемент 3 И-НЕ за счет присутстви на его входах уровней логической 1 установитс в нулевое состо ние. Установка в состо ние логической 1 первого элемента 2 И-НЕ логического блока „ при этом обусловлена блокировкой его по входу уровнем логического О с выхода элмеита 3 И-НЕ, логаческого блока I 7 ( при сохранении уровн логической 1 на входной клемме 242. регистра Уровнем логического О с выхода элемента 3 И-НЕ логического блока I элемент И-НЕ устанавливаетс в единичное состо ние и при совпадении уровн логической 1 с его выхода с высоким уровнем напр жени с второго выхода распределител 7 на входах элемента 5 И-НЕ последний устанавливаетс в нулевое состо ние , которым также устанавливаетс в нулевое состо ние. При совпадении уровней логического О с выходов элемента 14 И и формировател 12 на входах элемента 15 ИЛИ-Н последний вновь устанавливаетс в единичное состо ние и перепадом напр жени с низкого на высокий по счетному входу 1 -триггера II устанавливает его также в единичное состо ние .. Аналогично описанному производит блокировка прохождени импульсов с генератора 6 на входы счетчика 17 и распределител 7, ра зрешение прохрж дени импульсов на вход счетчика 20 блока 13 задержки и индикации блоком 9 кода следующей шины, имеющей потенциал логической 1, f.e. шины 24 3 (в данном случае на цифро вом индикаторе 19 блока 9 будет гореть цифра 3). По истечении времени задержки (времени индикации блока 13) На его выходе вновь формируетс уровень логической I, которым вновь производитс установка в нулевое состо ние 1 -триггера 11 , вновь разрешаетс прохождение счетных импульсов на входы счетчика 17 и расп делител 7 через элемент 8 и запрещение их прохождени на вход блока 13. По окончании действи импульса с выхода формировател 12 в регистраторе аналогично описанному продол жаетс поххледующий опрос состо ни логических блоков IL- Так как дп рассматриваемого примера на клемме 24п имеетс уровень логической I то элемент 2 И-НЕ будет блокирован 7 по первому входу урописм лотичсско 0 клем1 1 24 го U клемг г)- регистр агор л и, будет установлен в следовательно. единичное состо ние, а элемент 3 И-ИЕ за счет присутстви на его входах уровней логической I будет установлен в нулевое состо ние. Уровнем логического О с выхода второго элемента 3 И-НЕ блока элемент И-НЕ устанавливаетс в единичное состо ние. При совпадении уровней логической I с выхода элемента И-НЕ и последнего выхода распределител 7 на входах элемента 5 И-НЕ последний устанавливаетс в нулевое состо ние , которым также перебрасываетс в нулевое состо ние, и устанавливает в единичное состо ние двухвходовой элемент ИЛИ-НЕ. Вновь перебрасываетс из нулевого в единичное состо ние 1 -триггер И и разрешает индикацию на блоке 9 цифры, соответствующей номеру клемм 24 регистратора , а также запрещает прохождение счетных импульсов на входы счетчика 17 и распределител 7 и разрешает их прохождение на вход блока 13 задержки . По истечении времени индикации в регистраторе аналогично описанному начинаетс новый цикл опроса распределителем 7 состо ний логических блоков. В случае наличи на клемме 24i логического нул на выходе логического блока Ц сигнал логического нул не возникает, 1sтриггер 11 не переключаетс и индикащ1 номера клеммы не производитс . Таким образом, за счет введени элементов 4, 6-8, 10-22 предлагаемый регистратор позвол ет индицировать в цифровом коде в течение заданного времени индикации номера всех входных клемм, на которых установлены сигналы логической едини1ц 1 независимо от распределени этих сигналов по входным клеммам, пр этом номера клемм с логическим нулем не индицируютс , что существенно расшир ет его функциональные возможности. , ЛГ4 42
игЛ
Claims (3)
1. РЕГИСТРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ ЛОГИЧЕСКИХ СИГНАЛОВ, содержащий блок индикации, первый элемент И-НЕ и по числу информационных входных клемм регистратора логические блоки, причем каждый т. -й логический блок содержит второй элемент И-НЕ, соединенный первым входом с соответствующей i-й информационной входной клеммой регистратора, выходом - с первым входом третьего элемента И-НЕ, соединенного вторым входом с (т,+ 1)-й информационной входной клеммой регистратора, четвертый элемент И-НЕ, отличающийся тем, что, с целью расширения функциональных возможностей регистратора, в него введены распределитель импульсов, генератор импульсов, D -^триггер, первый и второй элементы И, элемент ИЛИ-НЕ, блок задержки, формирователь им- . пульсов, а каждый из логических блоков дополнительно содержит элемент НЕ, причем второй вход второго элемента И-НЕ первого логического блока соединен с первой информационной входной клеммой регистратора, второй вход второго элемента И-НЕ каждого ί,-го логического блока кроме первого соединен с выходом третьего элемента И-НЕ (x-l)-ro логического блока, входы первого элемента И соединены с выходами соответствующих четвертых элементов И-НЕ,соединенных первыми входами через элементы НЕ с выходами третьих элементов И-НЕ, вторыми входами с соответствующими выходами распределителя импульсов, соединенного входом с входной клеммой сброса регистра и с первым ‘входом блока индикации, вторым входом - с выходом второго элемента и с вторым входом блока индикации, соединенного третьим входом с входом формирователя импульсов, с прямям выходом Ц-триггера. и с первым входом первого элемента И-НЕ, соединенного вторым входом с выходом генератора импульсов и с первым входом второго элемента И, выходом - с первым входом блока задержки, соединенного вторым входом с управляющей входной клеммой устрой ства, выходом - с £ -входом -триггера, соединенного инвертирующим выходом с собственным Е> -входом и с вторым входом второго элемента И, S-входом - с общей шиной устройства, С-входом - с выходом элемента ИЛИ-НЕ, соединенного первым входом с третьим входом блока задержки и с выходом формирователя импульсов, вторым входом - с выходом первого элемента И.
2. Регистратор поп. I, отличающийся тем, что блок индикации содержит счетчик, соединенный счетным входом с вторым входом блока, сбросовым входом - с перI 108467 вым входом блока, выходами - с информационными входами первого дешифратора, соединенного управляющим входом с третьим входом блока, выходами - с входами цифрового индикатора.
3. Регистратор по π. 1, о т л ичающийся тем, что блок задержки содержит счетчик, соединенный счетным входом с первым входом блока, сбросовым входом - с третьим входом блока, выходами - с информационными входами коммутатора, соединенного управляющим входом с вторым входом блока, выходом - с выходом блока.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833586428A SU1108467A1 (ru) | 1983-03-02 | 1983-03-02 | Регистратор последовательности логических сигналов |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU833586428A SU1108467A1 (ru) | 1983-03-02 | 1983-03-02 | Регистратор последовательности логических сигналов |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1108467A1 true SU1108467A1 (ru) | 1984-08-15 |
Family
ID=21061637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU833586428A SU1108467A1 (ru) | 1983-03-02 | 1983-03-02 | Регистратор последовательности логических сигналов |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1108467A1 (ru) |
-
1983
- 1983-03-02 SU SU833586428A patent/SU1108467A1/ru active
Non-Patent Citations (1)
Title |
---|
1. Авторское свидетельство СССР № 568173, кл. Н 04 В 17/00, 1975. 2. Авторское свидетельство СССР № 807300, кл. Gt 06 f 11/00, 1978 (прототип). * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1108467A1 (ru) | Регистратор последовательности логических сигналов | |
SU1640694A1 (ru) | Устройство дл контрол радиоэлектронных блоков | |
RU1772804C (ru) | Устройство дл контрол регистра сдвига | |
SU1043668A1 (ru) | Устройство дл контрол счетчиков импульсов | |
SU1444762A1 (ru) | Устройство микропрограммного управлени | |
SU1176331A1 (ru) | Устройство дл коррекции сбо в @ -разр дном кольцевом регистре сдвига | |
SU1228140A1 (ru) | Устройство дл индикации | |
SU1166120A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1130871A1 (ru) | Устройство дл контрол цифровых систем | |
SU1501023A1 (ru) | Устройство дл ввода информации | |
SU1151945A1 (ru) | Устройство дл ввода информации | |
SU1141414A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1157668A1 (ru) | Формирователь одиночных импульсов | |
SU1485252A1 (ru) | Устройство для обнаружения ошибок в дискретной последовательности | |
SU723578A1 (ru) | Устройство дл контрол логических блоков | |
SU697996A1 (ru) | Устройство дл контрол реверсивного счетчика | |
SU1236483A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1104589A1 (ru) | Устройство дл контрол записи информации в программируемые блоки пам ти | |
SU1714604A1 (ru) | Устройство дл контрол двоичных последовательностей | |
SU1725221A1 (ru) | Устройство дл обработки реакции логических блоков | |
SU1539761A1 (ru) | Устройство дл ввода информации | |
RU1807449C (ru) | Устройство дл программного управлени | |
SU388288A1 (ru) | Всесоюзная | |
SU1422383A1 (ru) | Селектор импульсов по длительности | |
SU1282088A1 (ru) | Устройство дл контрол цифровых блоков |