RU1807449C - Устройство дл программного управлени - Google Patents

Abstract

Изобретение относитс  к автоматике, а именно устройствам дл  программного управлений агрегатами дискретного действи . Целью изобретени   вл етс  расширение области применени  путём перехода к следующему шагу программы по событию и по времени. Блок пам ти совместно с регистром , дешифратором и элементом И формирует начальный адрес по сигналам режимов и условных переходов. В таймер записываетс  требуемое на каждом шаге значение времени, которое переписываетс  в счётчик шагов. С выхода Счетчика код начального адреса подаетс  на старшие адресные разр ды блока пам ти. На младшие адресные Изобретение относитс  к автоматике, а именно к устройствам дл  программного управлени  агрегатами дискретного действи . Целью изобретени   вл етс  расширение области применени  путем обеспечени  перехода к Следующему шагу программы По событию и времени. На чертеже представлена блок-схема предложенного устройства дл  программного управлени . разр ды блока пам ти подаетс  параллельный код с выхода счетчика. Непрерывно мен ющийс  трехразр дный код осуществл ет непрерывную выборку информации по трем выходным шинам блока пам ти. Одновременно с выдачей байта команд управлени  на регистр формируетс  байт сигналов управлени  и байт сигналов состо ни . На выходе мультиплексора формируетс  байт текущего значени  сигналов состо ни . По истечении времени шага начинаетс  сравнение последовательно восьми байтов сигналов состо ни  с выхода мультиплексора и с выхода блока пам ти по второй шине. При совпадении на блоке сравнени  подр д восьми байттекущего значени  сигналов состо ни  с заданным принимаетс  решение перехода на следующий шаг и происходит увеличение информации в счетчике шагов на единицу. В случае несравнени  одного из байт принимаетс  решение повторного контрол . При четырехкратном несовпадении формируетс  отказ, поступающий на старший адресный разр д первого блока пам ти. На третьей шине блока пам ти формируютс  служебные слова, которые используютс  дл  управлени  устройством совместно с тактовыми импульсами дешифратора. 1 ил. Схема содержит блок 1 пам ти программ контрол , первый счетчик 2 импульсов , второй счетчик 3 импульсов, генератор 4 импульсов, блок 5 сравнени , блок 6 мультиплексоров , первый буферный регистр 7, второй буферный регистр 8, программируемый таймер 9, третий буферный регистр 10, первый дешифратор 11, счетный триггер 12. третий счетчик ФЗ импульсов, первый элемент И.14, второй дешифратор 15, блок 16 00 о vj Ј чэ

Description

пам ти кодов адресов, второй элемент И 17, третий элемент И 18, четвертый счетчик 19 импульсов, первый элемент 4 И 20, второй элемент 4 И 21, четвертый элемент И 22, первый элемент НЕ 23, п тый элемент И 24. третий дешифратор 25, второй элемент НЕ 26. Группа входов старших разр дов блока t пам ти программ контрол  соединена с разр дными выходами первого счетчика 2, группа входов младших разр дов-с соответствующими разр дными выходами второго счётчика 3 импульсов, вход счета которого соединен с выходом генератора 4 импульсов. Перва  группа выходов блока 1 пам ти программ контрол  соединена с первой группой входов блока 5 сравнени , втора  группа входов которого соединена с группой выходов блока 6 мультиплексора, управл ющие входы которого соединены с соответствующими разр дными выходами второго счетчика 3 импульсов, группа информационных входов  вл етс  первой группой информационных входов устройства . Втора  группа информационных выходов блока 1 пам ти программ контрол  подключена к группам информационных входов первого 7 и второго 8 буферных регистров и программируемого таймера 9, треть  группа информационных выходов блока 1 пам ти программ контрол  соединена с группами информационных входов третьего буферного регистра 10. Соответствующие разр дные выходы второго счетчика 3 импульсов соединены с группой информационных входов.первого дешифратора 11, выход переноса второго счетчика 3 импульсов подключен к счетному входу счетного триггера 12, выход которого под ключей к входу установки в ноль третьего счетчика 13 импульсов. Счетный вход последнего соединен с выходом первого элемента И 14, первый вход которого подключен к выходу блока 5, второй вход- к выходу первого дешифратора 11. Группа информационных входов первого счетчика 2 импульсов соединена с группой входов второго дешифратора 15 и с группой выходов блока 16 пам ти кодов адресов, выход второго дешифратора 15 соединен с первым входом второго элемента И 17, второй вход которого соединен с выходом первого дешифратора 11. Выход второго элемента И 17 подключен к входу предварительной записи первого счетчика 2 импульсов, счетный вход которого подключен к выходу третьего элемента И 18, шина m младших адресных разр дов блока пам ти кодов адресов сое- дина с второй группой входов устройства, группы q старших адресных разр дов блока пам ти кодов адресов подключена к группе

выходов первого буферного регистра 7, q+1- й старший адресный разр д блока пам ти кодов адресов соединен с выходом переполнени  четвертого счетчика 19 импульсов

и с первыми входами первого 20 и второго , 21 элементов 4 И. Вход записи первого буферного регистра 7 подключен к выходу первого дешифратора 11, вторые входы первого 20 и второго 21 блоков элементов 4 И,

0 первый вход четвертого элемента 2 И 22,

входы записи второго буферного регистра 8

. и блока регистров 10 соединены с выходом

первого дешифратора 11. Первый выход

второго регистра 8 подключен к второму

5 входу четвертого элемента И 22, второй выход - к второму входу третьего элемента И 18, а третий выход - к входу разрешени  считывани  второго дешифратора 15. Выход четвертого элемента И 22 соединен с

0 входом предварительной записи программируемого таймера 9, выход которого под- . ключей к третьим входам первого 20 и второго 21 элементов 4 И через первый элемент НЕ 23 соединен с первым входом п 5 того элемента И 24. Разр дные выходы третьего счетчика 13 импульсов подключе- . ны к соответствующимм информационным входам третьего дешифратора .25, выход которого подсоединен четвертому входу пер0 вого элемента И 20 и через второй элемент НЕ 26 соединен с четвертым входом второго элемента 4 И 21, выход которого соединен со счетным входом четвертого счетчика 19 импульсов. Первый вход третьего элемента

5 и 18 соединен с выходом первого элемента 4 И 20,второй вход п того элемента И 24 ; соединен со счетным входом программируемого таймера 9, группа выходов третьего буферного регистра 10 соединена с группой

0 выходов устройства.

. Устройство дл  программного управлени  работает следующим образом.

Исходное состо ние. При включении питани  на выходах всех элементов устрой5 ства устанавливаетс  нулева  информаци , .за исключением первого 23 и второго 26 элемента НЕ, дешифратора 15, программируемого таймера 9 и четвертого счетчика 19, на выходе которых присутствует единица.

0 При этом в рассматриваемом интервале времени на выходе генератора 4 импульсов присутствует ноль.

Дл  рассмотрени  работы устройства в исходном состо нии прин то на m младших

5 адресных разр дах блока 16 пам ти кодов адресов и на его выходах присутствует нулева  информаци . Сигналы состо ни  агрегатов объекта имеют нулевое значение и на выходе блока 6 мультиплексоров присутствует нулева  информаци . Считывание информации с дешифратора 15 разрешаетс  нулем,

В таком состо нии находитс  устройство до по влени  первого импульса на выходе генератора 4 импульсов. При по влении первого импульса (как и последующих) на выходе генератора 4 импульсов он поступает на второй вход п того элемента И 24, одновременно записываетс  в двоичный счетчик 3 импульсов и в виде параллельного двоичного счетчика 3 на К младших разр дов блока 1 пам ти программ контрол , на К адресных входов блока б мультиплексоров , на К информационных входов первого дешифратора 11, который формируетс  по первому импульсу генератора 4 импульсов первый тактовый импульс ТИ 1, поступающий на второй вход второго элемента И 17, на второй вход первого элемента И 14 и на вход записи первого регистра блока регистров 10.

Наличие двух единиц на входе элемента И 17 приводит к по влению на его выходе единицы, котора , поступа  на вход предварительной записи первого счетчика 2, записывает в него информацию (в данном случае нулевую) с выхода блока 16 пам ти кодов адресов, т.е. подтвержда  исходное состо ние первого счетчика 2. Наличие нулевой информации на выходе первого счетчика 2 определ ет нулевую область пам ти блока 1 пам ти программ контрол , в которой любому значению К младших адресных разр дов соответствует нулева  информаци  на ее выходах. Одновременно по данному адресу блоком 6 мультиплексоров подключаетс  к второму входу блока-5 сравнени  перва  группа сигналов состо ни . Количество разр де в группе равно количеству разр дов , поступающих на первый вход блока 5 сранени  с первой зоны выходов блока 1 пам ти программ контрол . В данном случае асе сигналы состо ни  первой группы имеют нулевые значени , поэтому на выходе блока 5 сравнени  по вл етс  единица, котора  поступает на первый вход первого элемента И 14, и на выходе его по вл етс  единица, котора  поступает на счетный вход третьего счетчика 13 и записываетс  в него. Параллельный двоичный код с выхода счетчика 13 поступает на вход третьего дешифратора 25,на выходе которого по вл етс  единица только при наличии на его входе двоичного параллельного кода, дес тичное значение которого равно К. Во всех остальных случа х на выходе третьего дешифратора 25 присутствует ноль. При по влении первого импульса и вплоть до K-1-ro импульса информаци  на выходе третьего дешифратора 25 не измен етс .

По тактовому импульсу ТИ 1 переписываетс  перва  группа сигналов управлени  (выходныхсигнэлов)в первый регистр блока регистров 10 из третьей зоны данны блока 1 пам ти программ контрол . В данном случае (условно прин том) значение данных нулевое . При пропадании тактового импульса ТИ 1 в паузе исходна  информаци  остаетс  на всех оставшихс  элементах. В таком со0 сто нии находитс  устройство до по влени  второго импульса на выходе генератора 4. При по влении второго импульса на выходе генератора 4 импульсов формируетс  второй тактовый импульс ТИ 2, поступающий

5 на вход записи первого регистра 7, на второй вход первого элемента И 14 и на вход записи второго регистра блока регистров 10. Наличие на входе записи первого регистра 7 единицы разрешает запись в него

0 информации (в данном случае нулевой) из второй зоны блока 1 пам ти программ контрол , т.е. подтверждает исходное состо ние первого регистра 7. Одновременно по новому адресу блоком б мультиплексоров

5 подключаетс  к второму входу блока 5 сравнени  втора  группа сигналов состо ни . В данном случае сигналы состо ни  второй группы и выходные сигналы первой зоны блока 1 пам ти программ контрол  имеют

0 нулевое значение, поэтому на выходе блока 5 сравнени  по вл етс  единица, котора  поступает на первый вход первого элемента И 14, на выходе которого по вл етс  единица , поступающа  на счетный вход третьего

5 счетчика 13, и записываетс  в него. На выходе счетчика по вл етс  двоичный параллельный код с дес тичным значением два, т.е. на выходе дешифратора 25 информаци  не измен етс . По тактовому импульсу ТИ 2

0 переписываетс  втора  группа сигналов управлени  (выходных сигналов) первой зоны данных блока 1 пам ти программ контрол  1 во второй регистр блока регистров 10. В данном случае значение выходных сигналов

5 нулевое. Состо ние остальных элементов исходное до прихода третьего импульса с генератора 4, При по влении третьего импульса формируетс  третий тактовый импульс ТИ 3. поступающий на вход записи

0 второго регистра 8, на второй вход первого элемента И 14 и на вход записи третьего регистра блока регистров 10.

Наличие на входе записи второго регистра 8 единицы разрешает запись в него

5 информации из второй зоны данных блока 1 пам ти программ контрол  по данному адресу (в рассматриваемом случае - нулевой информации), т.Ј. подтверждает исходное состо ние второго регистра 8. Одновременно по этому адресу блоком 6 мультиплексоров подключаетс  к второму входу блока 5 сравнени  треть  группа сигналов состо ни . В данном случае сигналы состо ни  третьей группы и выходные сигналы первой зоны данных блока 1 пам ти программ контрол  по данному адресу имеют нулевое значение, поэтому на выходе блока 5 сравнени  по вл етс  единица, котора  поступает на первый вход первого элемента И 14, на выходе которого по вл етс  единица, поступающа  на счетный вход третьего счетчика 13, и записываетс  в него. На выходе счетчика по вл етс  двоичный параллельный код с дес тичным значением три, т.е. на выходе дешифратора 25 информаци  не измен етс . По тактовому импульсу ТИ 3 переписываетс  треть  группа сигналов управлени  (выходных сигналов) третьей зоны данных блока 1 пам ти программ контрол  в третий регистр блока регистров 10. В данном случае значение выходных сигналов нулевое. Состо ние остальных элементов исходное до прихода четвертого импульса с генератора А. При по влении четвертого импульса формируетс  четвертый тактовый импульс ТИ 4, поступающий на второй вход элемента И 22. Поскольку на первом входе этого элемента присутствует ноль, то на входе предварительной записи программируемого таймера 9 тоже ноль и информаци  из второй зоны данных блока 1 пам ти программ контрол  в программируемый таймер не записываетс , т.е. на его выходе исходное значение. Одновременно по этому адресу блоком 6 мультиплексоров подключаетс  к второму входу блока 5 сравнени  четверта  группа сигналов состо ни , В данном случае сигналы состо ни  третьей группы и выходные сигналы первой зоны данных блока 1 по данному адресу имеют одинаковое нулевое значение, поэтому на выходе блока 5 сравнени  по вл етс  единица, котора  поступает на первый вход первого элемента И 14, на выходе которого по вл етс  единица ,поступающа  на счетный вход третьего счетчика 13, и записываетс  в него. На выходе счетчика по вл етс  двоичный параллельный код с дес тичным значением четыре, т.е. на выходе дешифратора 25 информаци  не измен етс . По тактовому импульсу ТИ 4 переписываетс  четверта  группа сигналов управлени  (выходных сигналов ) третьей зоны данных блока 1 пам ти в четвёртый регистр блока регистров 10. В данном случае значение выходных сигналов нулевое. Состо ние остальных элементов исходное до прихода К импульса, при этом по каждому такту происходит сравнение блоком 5 следующих групп сигналов состо ни  с информацией по этому адресу из

первой зоны данных блока 1 пам ти, запись каждой последующей единицы в третий счетчик 13. Кроме того, по каждому последующему тактовому импульсу переписываетс 

очередна  группа сигналов управлени  третьей зоны данных блока 1 пам ти в очередной регистр блока регистров 10. Значение переписываемых сигналов нулевое. Состо ние остальных элементов исходное

0 после каждого последующего тактового импульса . При по влении К-импульса с генератора 4 формируетс  К-тактовый импульс ТИ К, поступающий на второй вход первого элемента И 14, на вход записи К-ro регистра

5 блока регистров 10, на вторые входы первого и второго элементов 4И 20, 21. Блоком б мультиплексоров подключаетс  к- второму входу блока 5 сравнени  К-группа сигналов состо ни . В данном случае сигналы состо0  ни  К-группы и выходные сигналы первой зоны данных блока 1 пам ти по данному адресу имеют нулевое значение, поэтому на выходе блока 5 сравнени  по вл етс  единица , котора  поступает на первый вход

5 первого элемента И 14, на выходе которого по вл етс  единица, поступающа  на счетный вход третьего счетчика 13, и записываетс  в него. На выходе счетчика по вл етс  двоичный параллельный код с дес тичным

0 значением К и на выходе третьего дешифратора 25 информаци  измен етс  с нул  на единицу, При этом на четвертом входе первого элемента 4И 20 по вл етс  единица. В это врем  на остальных входах первого эле5 мента 4И 20 присутствуют единицы, следовательно , и на его выходе присутствует также единица, котора  поступает на первый вход третьего элемента И 18, выход которого соединен со счетным входом пер0 вого счетчика 2. На втором входе третьего элемента И 18 присутствует ноль, поэтому в первый счетчик 2 информаци  не записываетс  и содержимое его останетс  исходным . Четвертый вход второго элемента 4И

5 21 соединен с выходом третьего дешифратора 25 через второй инвертор 26, поэтому на этом входе присутствует ноль, а на выходе этого элемента информаци  остаетс  исходной (нулевой).

0

Таким образом за К импульсов провер ютс  все сигналы состо ни  агрегатов управлени , заполн ютс  все регистры блока регистров 10, подтверждаетс  исходна  ин5 формаци  во всех остальных регистрах и в первом счетчике 2. При поступпении(К+1)-го импульса второй счетчик 3 и третий счетчик 13 обнул ютс  (происходит их переполнение ), а при следующем импупьсе с гемератб- ра 4 импульсов весь процесс повтор етс .

Уг. фпиг.гчм нл-р.Ш ПГ.  п рпжимр гпмпкон

рО/1Ч И 010ПНОГ.ТИ К p, fJOTfJ.

Нспи в процессе его работы происходи г не сравнение информации сигналов состо ни  и выходных сигналов первой зоны данных блока 1 пам ти блоком 5 сравнени  по одному или нескольким тактовым импульсам ТИ, то в этом случае третий счетчик 13 при К-импульсе имеет на выходе информацию , дес тичное значение которой меньше К, т.е. на выходе третьего дешифратора 25 будет ноль, что ведет, к по влению на четвертом входе второго элемента А И 21 единица, а следовательно, на его выходе и на счетном входе четвертого счетчика 19 тоже единица, котора  записываетс  в этот счетчик. Если несравнение блоком 5 сравнени  не случайное, а непрерывное, то после (ТИК) нескольких полных циклов ТИ, например ТИК, на выходе четвертого счетчика 19 по вл етс  ноль, свидетельствующий об отказе . При этом на первых входах первого 20 и второго 21 элементов 4И будет ноль, что ведет к блокировке прохождени  через них сигналов, предотвращению возможного переполнени  третьего счетчика 19 и к сбросу отказа. Одновременно сигнал отказа в виде нул  приходит на (q+1)-u адресный разр д блока 15 пам ти кодов адресов, который блокирует прохождение каких-либо режимов по адресным разр дам блока пам ти кодов адресов извне.

Отработка заданной программы. Если в младших адресных m разр дах блока 16 пам ти извне по вл етс  информаци , отлична  от нул  и имеюща  наивысший приоритет, то совместно с остальными адресными разр дами q и q+1 образуетс  входное адресное слово. В данном случае приоритет определ ет нулева  информаци  выхода первого регистра 7. По данному адресу на выходе блока 16 пам ти кодов адресов формируетс  код, который поступает на информационные входы первого счетчика 2 и на адресные входы второго дешифратора 15. Так как в исходном состо нии на входе разрешени  считывани  информации второго дешифратора 15 присутствует ноль, то на выходе его по вл етс  единица, предусмотренна  по данному адресу, котора  поступает на первый вход второго элемента И 17, при поступлении ТИ 1 на входе предварительной записи первого счетчика 2 по вл етс  импульс и происходит запись информации с выхода блока 16 пам ти кодов адресов в первый счетчик 2,  вл ющейс  начальным адресом первой программы,

С выхода первого счетчика 2 п разр дов и с выхода второго, счётчика 3 К разр дов образуют адресное слово, в котором двоич ЮР . число п К р;э ф дах нолр спэог от 0 до 21 пориоди есм1 и при ТИ 1 значени  его равно единице. По данному начальному адресу происходит запись информации из 5 третьей зоны данных блока 1 пам ти программ контрол  в первый регистр блока регистров 10, проверка первой группы сигналов состо ни  объекта блоком 5 сравнени  и в случае совпадени  запись едини0 цы в третий счетчик 13, а в случае несовпадени  записи нет. Данное состо ние сохран етс  до по влени  ТИ 2, по которому происходит запись информации из третьей зоны данных блока 1 пам ти про5 грамм контрол  во второй регистр блока регистров 10, проверка второй группы сигналов состо ни  объекта блоком 5 сравнени  и в случае совпадени  запись единицы в третий счетчик 13, а в случае несовпадени 

0 записи нет. Формируетс  во второй зоне данных двоичное число дл  первого регистра 7 с информацией о том, что идет первый режим и разрешены второй режим после прохождени  первого и запись этого числа

5 по ТИ 2 в первый регистр 7, после чего измен етс  код адреса на входе блока 16 пам ти кодов адресов и на его выходе по вл етс  код с нулевой информацией. В результате на выходе второго дешифратора 15

0 по вл етс  ноль, блокиру  повторную запись информации в первый счетчик 2 в процессе выполнени  данной программы. Данное состо ние элементов устройства сохран етс  до по влени  ТИ 3, по которому

5 происходит запись информации из третьей зоны данных блока 1 пам ти программ контрол  во второй регистр блока регистров 10, проверка третьей группы сигналов состо ни  объекта блоком 5 сравнени  и в случае

0 совпадени  запись единицы в третий счет- чик 13, а в случае несовпадени  нет записи, формирование во второй зоне данных двоичного числа дл  второго регистра 8 и запись в него этой информации. При этом на

5 первом выходе второго регистра 8 по вл етс  единица, по которой разрешаетс  предварительна  запись информации в программируемый таймер 9 по ТИ 4 через четвертый элемент И 22, на втором выходе

0 второго регистра 8 по вл етс  единица, по которой разрешаетс  прохождение сигнала с первого элемента 4И 20 через третий элемент И 18 на счетный вход первого счетчика 2, измен ющего содержимое счетчика 2 на

5 единицу, что соответствует переходу к еле- 1 дующему шагу текущей программы. На третьем выходе второго регистра 8 по вл етс  единица, запрещающа  считывание информации с второго дешифратора 15. Данное состо ние сохран етс  до по влени  Т1/1 4, по которому происходит запись информации из третьей зоны данных блока 1 пам ти программ контрол  в четвертый регистр блока регистров 10, проверка четвертой группы сигналов состо ни  объекта блоком 5 сравнени  и в случае совпадени  запись единицы в третий счетчик 13, а в случае несовпадени  нет записи, формирование во второй зоне данных двоичного числа дл  программируемого таймера 9 и запись в него этой информации. При этом информаци  может быть записана и нулева , подтверждающа  начальное состо ние программируемого таймера. Программируемый таймер 9 работает на вычитание. В случае записи в него ненулевой информации на выходе программируемого таймера 9 по вл етс  ноль. При этом на третьих входах первого 20 и второго 21 элементов 4И присутствует ноль, который блокирует переход к следующему шагу и блокирует запись неисправности в четвертый счетчик 19. Одновременно через первый элемент НЕ 23 к первому входу элемента И 24 приходит единица , разрешающа  прохождение от генератора 4 импульсов на счетный вход программируемого таймера 9. После исте чени  заданного времени на выходе программируемого таймера 9 по вл етс  единица и при по влении тактового импульса ТИ в первый счётчик 2 записываетс  единица, измен   тем самым адрес по старшим п разр дам, переход  к следующему шагу. Далее процесс повтор етс  до окончани  заданной программы. В последнем шаге программы из второй зоны блока 1 пам ти программ контрол  во второй регистр 8 записываетс  нулева  информаци , котора  блокирует прохождение на счетный вход первого счетчика 2 импульсов и разрешает считывание информации из второго дешифратора 15.

В таком состо нии устройство находитс  до по влени  нового кода на младших m адресных разр дах блока 16 пам ти кода адресов. При поступлении адресного кода m второй программы процесс работы устройства повтор етс .

Условный переход отличаетс  от новой программы тем, что изменение адресного кода m на входе блока 16 пам ти кодов адресов может произойти во врем  отработки программы.

При этом предварительно перед поступлением адресного кода m (момент поступлени  кода известен, но он может поступить, а может не поступить) во второй регистр 8 записываетс  ноль, который с третьего выхода этого регистра разрешает

считывание информации с второго дешифратора 15.

Второй дешифратор 15 выполнен на ППЗУ, в котором только заданным по входу кодам на выходе этого дешифратора соответствует единица, а всем остальным кодам - нули.

Claims (1)

1. Формула изобретени 

   Устройство дл  программного управлени , содержащее блок пам ти программ контрол , группа входов старших разр дов которого соединена с разр дными выходами первого счетчика импульсов, группа входов

   младших разр дов - с соответствующими разр дными выходами второго счетчика импульсов , вход счета которого соединен с выходом генератора импульсов, перва  группа выходов блока пам ти программ контрол  соединена с первой группой входов блока сравнени , втора  группа входов которого соединена с группой выходов блока мультиплексоров , управл ющие входы которого соединены с соответствующими разр дными выходами второго счетчика импульсов, а группа информационных входов  вл етс  первой группой информационных входов устройства, содержащего также третий и четвертый счетчики импульсов, блок пам ти

   кодов адресов, элементы И и два элемента И, отличающеес  тем, что, с целью расширени  области применени  путем обеспечени  перехода к следующему шагу программы по событию и по времени, дополнительно введены три дешифратора, три буферных регистра, программируемый таймер , три элемента, счетный триггер, два элемента НЕ, втора  группа информационных выходов блока пам ти программ контрол 

   подключена к группам информационных входов первого и второго буферных регистров и программируемого таймера, треть  группа информационных выходов блока пам ти программ контрол  соединена с группами информационных входов третьего буферного регистра, соответствующие разр дные выходы второго счетчика импульсов соединены с группой информационных входов первого дешифратора, выход переноса

   второго счетчика импульсов подключен к счетному входу счетного триггера, выход которого подключен к входу установки в О третьего счетчика импульсов.счетный вход которого соединен с выходом первого элемента И, первый вход которого подключен к выходу блока сравнени , второй вход - к выходу первого дешифратора, группа информационных входов первого счетчика импульсов соединена с группой входов второго дешифратора и с группой выходов

   блока пам ти кодов адресов, выход второго дешифратора соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого дешифратора, выход второго элемента И подключен к входу предварительной записи четвертого счетчика импульсов, счетный вход которого подключен к выходу третьего элемента И, шины m младших адресных разр дов блока пам ти кодов адресов соединена с второй группой входов устройства, группы q старших адресных разр дов блока пам ти кодов адресов подключена к группе выходов первого буферного регистра. (р+1)-й старший адресный разр д блока пам ти кодов адресов соединен с выходом переполнени  п того счетчика импульсов и с первыми входами первого и второго элементов 4И, вход записи первого буферного регистра подключен к выходу первого Дешифратора, вторые входы первого и второго блоков элементов И.первый вход четвертого элемента И, входы записи второго буферного регистра и блока регистров соединены с выходом : дешифратора, первый выход второго регистра подключен к второму входу четвертого элемента И, второй выход - к второму входу третьего элемента И, а третий выход - к входу разрешени  считывани  второго дешифратора , выход четвертого элемента И соединен с входом предварительной записи программируемого таймера, выход которого подключен к третьим входам первого и второго элементов 4И и через первый элемент НЕ соединен с первым входом п того элемента И, разр дные выходы третьего счетчика импульсов подключены к соответствующим информационным входам треть- его дешифратора, выход которого

   подсоединен к четвертому входу первого элемента 4И и через второй элемент НЕ соединен с четвертым входом второго элемента 4И, выход которого соединен со счетным входом п того счетчика импульсов,

   первый вход третьего элемента И соединен с выходом первого элемента 4И, второй вход п того элемента 1И - со счетным входом программируемого таймера, группа вы- ходов третьего буферного регистра

   соединена с группой выходов устройства.