SU1437922A1 - Устройство дл программировани блоков посто нной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при программировании репрограммируемых и однократно программируемых блоков посто нной пам ти в интегральном исполнении. Цель изобретени  - повышение быстродействи  устройства - достигаетс  введением элементов задержки, регистров хранени , формировател  пррграммирующих импульсов, датчика тока, генератора тактовых импульсов, блока числовых ключей, блока информационных ключей, переключаемого ограничител  тока, триггера контрол  и ключа контрол . В устройстве осуществлено программирование и контроль его результатор одновременно. Программирование проводитс  с большой скоростью. В режиме программировани  на вход 26 устройства поступает адрес, по которому производитс  программирование. Запись осуществл етс  сигналом с блока 15 управлени . Записанна  в числовой регистр 1 информаци  поступает на блок 16 числовых ключей. При наличии сигнала на входе 27 срабатыва (Л

Description

1

ет блок 15, которьсЧ: устанавливает регистр 18 в состо ниеэ соответству - нлцее основному режиму програмг-шрова- ни , т.е. устанавливает один из режимов работы генератора 17 импульсы которого стробирутт ключи блока 1 б о Вькодные сигналы с блока 16 в сйою очередь стробируют формирователь 19 програм1дару1сщих импульсов. Сигнал с генератора 17 таюке устанав изаат триггер 21 3 .льноа состо шлв к

разрешает прохождение сигналов с блока 16 на формирователь 19 и далее на вход-выход программируемого блока 8 пам ти. При этом регистр 24 находитс  в активном состо нии. Сигнал с формировател  19 стробирует регистры 2 и 3, выходные сигналы которых поступают на ЦАП 11 и 12, которые совместно с усилител ми 5 и 6 формируют напр жение питани  дл  блока 8 1 ил.

Изобретение относитс  к вычислительной технике в частности к запоминающим устройствам, и может быть использовано при пpoгpaм Д-ipoвaнии репрограммируемых н однократно программируемых блоков посто нной пам ти в интегральном ксполнении.

Целью изобретени   вл етс  повышение быстродействи  устройства.

На чертеже приведена функциональна  схема предложенного устройства.

Устройство содержит числовой регистр 1 буферные регистры 2, 3 и 4, усилители 5, 6 и 7, программируемьй блок 8 посто нной пам ти, регистр 9 адреса, цифроаналоговые преобразователи 10, 11 и 12, элементы 13 и 14 задержки,, блок 15 управлени  блок 16 числовых ключей, генератор 17 так товых импульсовS регистр 18 хранени  формирователь 19 программирующих импульсоВэ датчик. 2.0 тока, триггер 21 контрол 5 ключ 22 контрол ,, блок 23 информационных ключей, регистр 24 хранени , переключаелупьй ограничитель

25тока, первьй информационный вход

26устройства, второй информационньй вход 27 устройстваJ вход 28 разрешени  работы устройства и вход 29 сброса устройства5 третий информационный вход 30 устройства.;, выходы 31s,32 и 33 устройства.

Устройство работает слердующим образом .

Исходные данные ,цл  программирова ни  занос тс  в СМ--ЗВМ (не показана) способами, предусмотренными дл  работы на ЭВМ. Эти данные в дальнейшем ввод тс  в устройство дл  программи

/; 0 5

0

ровани  с целью записи их в блоки посто нной пам ти и служат ,цл  контрол  записанной в них информации. БЛОК 15 стробирует буферньм регистр 4. Это приводит к тому, что дифроана- логовый преобразователь 12 через усилитель 7 и ограничитель 25 вьща- ет на один из входов формировател  19 программирующих импульсов напр жение програ1 1мировани , Прохождение теперь уже и myльcoв программировани  с формировател  19 программирующих импульсов на вход-выход блока 8 стробирует регистр 24, который устанавливаетс  в активное состо ние сигналом с блока 15 управлени . Блок .15 стробирует буферные регистры 2 и 3. Это приводит к тому, что цифроаналоговые преобразователи 10 и 11 с соответственно подключенными усилител ми 5 и 6 формируют напр жение питани  программируемого блока 8. Начинаетс  процесс программировани . Как только программирование произошло, т.е. плавка  перемычка в данном разр де прожжена, срабатывает датчик 20 тока и на D-вкод триггера 21 юонтрол  поступает сигнал, который установит триггер, 21 в состо ние 1. Блок 15 стробирует ключ 22 контрол , а информаци  считываетс  на вход 26 устройства. Ка R-вход триггера 21 контрол  приходит сигнал с выхода генератора 17, прошедший через элемент 13 задержки, который стробирует запись в триггер 21 контрол . CM-ЭВМ анализирует пришедшую.информацию , и функционирование устройствадалее происходит аналогично описанному .

Блок 15 срабатывает по синхроимпульсу , приход щему на один из его входов с входа 28 управлени  устройства . Этот же синхроимпульс приходит на вход элемента 14 задержки, который формирует ответный синхроимпульс устройства. Шина данных СМ-ЭБМ ю подключена к входу 26 (шине данньгх) устройства дл  программировани , шина управлени  CM-ЭВМ - к входу 28 управлени  устройства дл  программировани , а шина адреса CM-ЭВМ - к 15 входу 30 устройства. .

Программирование блоков посто нной пам ти устройством начинаетс  с сигнала Начальна  установка, устанавливающего все регистры устройства в 20 исходное состо ние. Сигнал Началь- на  установка вьфабатываетс  блоком 15 по определенному коду, приход щему на первый вход блока 15.

В режиме программировани  по вхо- 25 ду 26 устройства в регистр 9 адреса записываетс  адрес, по которому будет производитьс  программирование. Запись осуществл етс  управл ющим сигналом с блока 15, который выраба- 30 тываетс  по определенному коду, приход щему с входа 30 устройства. Затем по входу 26 устройства выставл етс  информаци  дл  программировани , котора  записываетс  в регистр 1 сиг gg налом с выхода блока 15, который вырабатываетс  по определенному коду с входа 30 устройства. Записанна  в регистр 1 информаци  дл  программировани  содержит единицу в програм- 40 мируемом разр де (программирование поразр дное), последовательность кодов , приход ш €х по входу 30 устройства на вход блока 15, приводит к тому, что последний вьфабатывает последова- 45 тельность управл ющих сигналов. Один из таких сигналов устанавливает ре- гистр 18 в состо ние, соответствующее основному режиму программировани , т .е. устанавливаетс  один из режи- 50 мов работы генератора 17 тактовых импульсов. Генератор 17 формирует импульсы, стробирующие ключи блока 16, которые стробируют формирователь 19 программирующих импульсов. 55 Сигнал с выхода генератора 17 также приходит на R-вход триггера 21 контрол  и устанавливает его в начальное состо ние.

Контроль содержимого программиру- емьк блоков посто нной пам ти необходим дл  проверки правильности занесенной в блоки информации, а также дл  определени , свободных адресов, если блок запрограммирован частично.

Дл  этого по входу 26 данных устройства в регистр 9 адреса подаетс  адрес, по которому будет производитьс  считывание информации. По входу 3 устройства на блок 15 подаетс  код, по которому вырабатываетс  сигнал за писи в регистр Э адреса. С блока 15 подаютс  сигналы на буферные регистры 2 и 3, вследствие чего цифроана- логовый преобразователь 10 через усилитель 5 и цифроаналоговый преобразователь 11 через усилитель 6 форми- руют напр жение питани  и управл ющи напр жени  программируемого блока 8. Блок 15 устанавливает в пассивное состо ние регистр 24, который отключает формирователь 19 программирующих импульсов. Информаци  с входа - выхода блока 8 поступает на ключи блока 23. Считьшание информации с ключей блока 23 на вход 26 устройства происходит по определенному сигналу с блока 15. Этот сигнал открывает ключи блока 23, и информаци  считываетс  на вход 26 устройства, заноситс  в СМ-ЭВК и анализируетс .

Предложенное устройство позвол ет производить программирование и осуществл ть его контроль одновременно и с большой скоростью.

Claims (1)

1. Формула изобретени 

   Устройство дл  программировани  блоков посто нной пам ти, содержащее регистр адреса, выход которого  вл етс  первым выходом устройства, информационный вход регистра адреса  вл етс  первым информационным входом устройства и соедин-ен с информационным входом числового регистра, первый и второй буферные регистры, выходы которых соединены с входами первого и второго цифроаналоговых преобразователей, первый и второй усилители, входы которых соединены с выходами первого и второго цифро- аналоговых преобразователей, выходы первого и второго усилителей  вл ютс  вторым и третьим выходами устройства, третий буферный регистр , выход которого соединен с входом третьего цифроаналогового преобразовател , третий усилитель, вход которого соединен с выходом третьего цифроаналогового преобразовател , и блок управлени , отличающеес  тем, что, с целью повьшени  быстродействи  устройства , в него введены элементы задержки, регистры хранени , формирователь программирующих импульсов, датчик тока, генератор тактовьтх импульсов , блок числовых ключей,, блок информационных ключей, переключаемы ограничитель тока, триггер контрол  и ключ контрол , управл юа ий вход которого соединен с выходом триггера контрол , информационный вход ключа контрол  соединен с входом певого регистра хранени , входами буферных регистров, входом второго регистра хранени , управл ющим входом блока информационных ключей, входом разрешени  записи регистра ареса и первым выходом блока управлени , выход ключа контрол  соединен с информационным входом числового регистра и выходом блока информационых ключей, информационный вход котрого  вл етс  вторым информационным входом устройства и соединен с выходом формировател  программирующих импульсов, числового регистра соединен с информационным входом блока числовых ключей, управл юшлй

   вход которого соединен с выходом генератора тактовых импульсов, с входом первого элемента задержки и с R-BXO- дом триггера контрол , выход блока числовых ключей соединен с информационным входом формировател  программирующих импульсов, первый вход разрешени  занесени  информации которого соединен с выходом переключаемого ограничител  тока и с первым выходом датчика тока, второй вход разрешени  занесени  информации формировател  программ 1рующих импульсов

   соединен с выходом первого регистра хранени , выход второго регистра хранени  соединен с входом генератора тактовых импульсов, вход датчика тока соединен с выходом третьего

   усилител , входом переключаемого ограничител  тока, второй выход датчика тока соединен с В-входом триггера контрол , S-вход которого  вл етс  входом сброса устройства,

   С-вход триггера контрол  соединен с выходом первого элемента задержки, второй выход блока управлени  сое- динен с входом разрешени  записи числового регистра, вход и выход второго элемента задержки объединены и  вл ютс  входом разрешени  работы устройства и соединен с входом разрешени  работы блока управлени , информационный вход которого  вл етс 

   третьим информационным входом устройства .