SU1365083A2 - Устройство дл загрузки данных - Google Patents

Устройство дл загрузки данных Download PDF

Info

Publication number
SU1365083A2
SU1365083A2 SU864082523A SU4082523A SU1365083A2 SU 1365083 A2 SU1365083 A2 SU 1365083A2 SU 864082523 A SU864082523 A SU 864082523A SU 4082523 A SU4082523 A SU 4082523A SU 1365083 A2 SU1365083 A2 SU 1365083A2
Authority
SU
USSR - Soviet Union
Prior art keywords
group
operand
register
inputs
elements
Prior art date
Application number
SU864082523A
Other languages
English (en)
Inventor
Анатолий Хатыпович Ганитулин
Вячеслав Григорьевич Попов
Original Assignee
Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Пушкинское высшее училище радиоэлектроники противовоздушной обороны filed Critical Пушкинское высшее училище радиоэлектроники противовоздушной обороны
Priority to SU864082523A priority Critical patent/SU1365083A2/ru
Application granted granted Critical
Publication of SU1365083A2 publication Critical patent/SU1365083A2/ru

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике, может быть использовано в вычислительных системах дл  св зи процессоров с внешними или запоминающими устройствами и  вл етс  усовершенствованным устройством, описанным в авт.св. № 1103236. Цель изобретени  - расширение функциональных воз-можностей за счет обновлени  информации в упор доченной.последовательности данных. Устройство содержит группу входных регистров, регистр сдвига, группу регистров 3 номера операнда, группу схем сравнени  5, группы блоков элементов И 9,10 группу выходных регистров 11. Устройство позвол ет обновл ть информацию в упор доченной последовательности данных. 1 ил.

Description

Г
g
/2,
iZr
/5.
GO
сл
о
00
со
iSn
N)
10
1
Изобретение относитс  к вычислительной технике, может быть использовано в вычислительных системах дл  св зи процессоров с внешними или запоминающими устройствами, и  вл етс  усовершенствованием известного устройства , по авт.св. № 1103236.
Цель изобретени  - расширение функциональных возможностей устройства за счет обновлени  информации в упор доченной последовательности данных .
На чертеже приведена структурна  схема устройства.
Устройство содержит регистр 1 сдвига, группу регистров 2 номера операнда, входной регистр 3 операнда , группу входных регистров 4, группу схем 5 сравнени , схему 6 сравне- 20 ни , элемент НЕ 7, блок 8 элемен- . тов И, группу блоков 9 элементов И, группу блоков 10 элементов И, группу выходных регистров 11, группу входов 12 устройства, вход 13 операнда устройства, тактовый вход 14 устройства , группу выходов 15 устройства .
Исходное состо ние устройства ха13650832
ществл ют запись 1 в первый разр д регистра 1 и поразр дный последовательный сдвиг ее до последнего разр да . Таким образом, при сдвиге 1 на соответствующих выходах регистра 1 последовательно формируютс  единичные сигналы. Единичный сигнал с выхода регистра поступает на вход считьшани  соответствующего регистра 2, и двоичный код номера операнда из этого регистра поступает на входы всех схем 5 и 6 сравнени . Таким образом,-на входы этих схем сравнени  последовательно поступают коды номеров операндов, содержащихс  в регистрах 2 номера операнда. На вторые входы схемы 6 сравнени  подаетс  код номера операнда, подлежащего обновлению, а на вторые входы схем 5 сравнени  - коды номеров операндов из соответствующих регистров 4. Единичный сигнал формируетс  из одной схемы 5 сравнени  и, кроме того, 25 при совпадении кодов в схеме 6 сравнени . Если сигнал сравнени  формируетс  только одной из схем 5 сравнени , то нулевым сигналом с выхода схемы 6 сравнени  блок 8 элементов И
15
рактеризуетс  тем, что регистр 1 ус- ЗО закрыт. Кроме того, единичным сиг- тановлен в состо ние О (не показано), налом с выхода элемента НЕ 7 открыв регистры 4 прин т массив операндов с их признаковыми част ми, в регистры 2 - упор доченный список номеров операндов, а в регистр 3 - операнд с признаковой частью дл  обновлени  информации в выходном массиве.
Устройство может работать в режиме обновлени  упор доченной информации либо в режиме упор дочени  инфор- 40 ответствующего регистра 4. Так как
мации без ее обновлени . Режим работы устанавливаетс  содержимым регистра 3.
Принцип работы устройства в первом режиме заключаетс  в последовательной выборке номера операнда из регистров 2, сравнени  его с признаковыми част ми всех операндов, размещенными в регистрах 3 и 4, ив зависимости от результата сравнени , размещении выбранных операндов в соответствующих выходных регистрах 11.
Устройство работает следующим образом.
После приема информации в регистры 3 и 4 на тактовый вход 14 устройства подаетс  последовательность тактовых импульсов, которые поступают на вход регистра 1 сдвига и осу35
ты все блоки 9 элементов И группы. На первый вход каждого блока 9 , элементов И поступает операнд, но поскольку только на один блок 9 элементов И поступает разрешающий сигнал с соответствующей схемы 5 сравнени , то на входы группы элементов И поступает операнд из со5
0
5
выборка операндов из регистров 3 происходит последовательно по номерам операндов регистров 2, то одновременно единичным сигналом с выхода регистра 1 сдвига открываетс  одноименный блок 10 элементов И, что обеспечивает передачу операнда в одноименный регистр 11.
Если совпадение кодов номеров операнда происходит, кроме того, и в схеме 6 сравнени , то единичным сигналом с ее выхода открьшаетс  блок 8 элементов И, а нулевым сигналом с выхода элемента НЕ 7 блокируетс  воздействие единичного сигнала с выхода схемы 5 сравнени , в которой также происходит совпадение кодов. При этом операнд из регистра 3 передаетс  через открытый блок 10 элементов И
в соответствующий регистр 11 вместо операнда, наход щегос  в регистре 4, код номера которого равен коду номера операнда регистра 3.
По очередному тактовому сигналу работа устройства производитс  аналогично рассмотренному. Когда операнд оказываетс  записанным в последний регистр 11, цикл работы устройства завершаетс .
В результате работы устройства неупор доченна  последовательность операндов, поступивших на вход 12 устройства, преобразуетс  в р д one- рандов, записанных в регистрах 11 в соответствии со списком номеров операндов в регистрах 2 с одним из обновленных операндов, номер которого указан в регистре 3.
Если не требуетс  обновл ть информацию , в регистре 3 по входам 13 устанавливаетс  нулевой код. При этом на выходе схемы 6 срайненч  в цикле работы устройЬтва поддерживаетс  нуле- вой сигнал, которьм через элемент НЕ разрешаетс  передача операндов из регистров 4.
рмул
и
4 3 о б р
е т е н и  
Устройство дл  загрузки данных, i по авт.св. № 1103236, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет обновлени  информации в упор доченной последовательйости данных, в него введены схема сравнени , элемент НЕ, блок элементов И и входной регистр операнда, входы которого  вл ютс  информационными входами устройства , первые выходы регистра операнда соединены с первой группой входов схемы сравнени , втора  группа входов которой подключена к выходам регистров номера операнда, выход схемы сравнени  соединен с входом элемента НЕ и с управл ющим входом блока элементов И, группа входов которого подключена к вторым выходам регистра операнда, выходы блока элементов И объединены через МОНТАЖНОЕ ИЛИ с выходами блоков элементов И второй группы, вторые управл ющие входы которых подключены к выходу элемен-; та НЕ.

Claims (1)

  1. Формула изобретения
    Устройство для загрузки данных, ι по авт.св. If 1103236, отличаю щееся тем, что, с целью расширения функциональных возможностей за счет обновления информации в упоря доченной последовательности данных, в него введены схема сравнения, элемент НЕ, блок элементов И и вход ной регистр операнда, входы которого являются информационными входами уст ройства, первые выходы регистра операнда соединены с первой группой вхо дов схемы сравнения, вторая группа входов которой подключена к выходам регистров номера операнда, выход схемы сравнения соединен с входом элемента НЕ и с управляющим входом блока элементов И, группа входов которого подключена к вторым выходам регистра операнда, выходы блока элементов И объединены через МОНТАЖНОЕ ИЛИ с выходами блоков элементов И второй группы, вторые управляющие входы которых подключены к выходу элемен-; та НЕ.
SU864082523A 1986-05-16 1986-05-16 Устройство дл загрузки данных SU1365083A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864082523A SU1365083A2 (ru) 1986-05-16 1986-05-16 Устройство дл загрузки данных

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864082523A SU1365083A2 (ru) 1986-05-16 1986-05-16 Устройство дл загрузки данных

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU1103236A Addition SU210876A1 (ru) Красочный аппарат для трафаретных печатныхмашин

Publications (1)

Publication Number Publication Date
SU1365083A2 true SU1365083A2 (ru) 1988-01-07

Family

ID=21243282

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864082523A SU1365083A2 (ru) 1986-05-16 1986-05-16 Устройство дл загрузки данных

Country Status (1)

Country Link
SU (1) SU1365083A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское.свидетельство СССР № 1103236, кл. G 06 F 9/46, 1983. *

Similar Documents

Publication Publication Date Title
US4553090A (en) Method and apparatus for testing a logic circuit using parallel to serial and serial to parallel conversion
SU1365083A2 (ru) Устройство дл загрузки данных
SU1709293A2 (ru) Устройство дл ввода информации
SU1339563A2 (ru) Устройство дл загрузки файлов
SU868749A1 (ru) Устройство дл сортировки чисел
SU1552171A1 (ru) Устройство дл сравнени чисел в системе остаточных классов
SU1442992A1 (ru) Устройство дл загрузки и реорганизации файла
SU951967A1 (ru) Устройство дл регистрации,съема и обработки информации с пропорциональных камер
SU1043633A1 (ru) Устройство дл сравнени чисел
SU1388868A1 (ru) Устройство дл групповой загрузки данных
SU1115021A1 (ru) Программное устройство управлени
SU822288A1 (ru) Буферное запоминающее устройство
SU494745A1 (ru) Устройство дл синтеза многотактной схемы
SU1377853A1 (ru) Генератор случайного полумарковского процесса
SU840887A1 (ru) Устройство дл определени экстремальныхчиСЕл
SU788366A1 (ru) Устройство временной задержки
SU1642466A1 (ru) Устройство управлени логическим выводом
SU1374241A1 (ru) Устройство дл решени задачи назначени
SU1509920A1 (ru) Матричное вычислительное устройство
SU555398A1 (ru) Устройство дл поиска информации на перфокартах
SU1509890A1 (ru) Устройство дл формировани структурированных файлов
SU1233156A2 (ru) Устройство дл контрол цифровых блоков
SU557718A1 (ru) Цифровой указатель экстремумов сигнала
SU1297070A1 (ru) Модель узла графа
SU710054A1 (ru) Устройство дл распознавани двоичных знаков