SU822288A1 - Буферное запоминающее устройство - Google Patents

Description

Изобретение относитс  к вычислительной технике и может быть применено в устройствах обмена дискретной информацией. Известно эга;поминаюп1,ее устройство, содержащее сдвигаюшие регистры, счетчик и схемы управлени  . Известно буферное запоминающее ус ройство, содержащее динамические сдв гаимцие регистры и блок управлени  2 Однако в указанных устройствах дл , выдачи информации в нужной после довательности используютс  достаточно сложные устройства управлени . . Наиболее близким по технической СУЩНОСТИ к предлагаемому  вл етс  з;апоминающее устройство с последовагельным доступом, содержащее п динамических сдвигакицих регистров, входы которых через элементы ИЛИ соединены с двум  дву хвходовыми элементами И, причем входы первых элементов И соединены с разр дными входами устройст ва и шиной Запись, а входы вторых элементов И - с выходами сдвигающих регистров и шиной Хранение f . Однако при работе данного запоминающего устройства в качестве буферного выдача информации в нужной последовательности не обеспечиваетс -. Целью изобретени   вл етс  расширение области применени  устройства за счет выдачи информации в определенной последовательности. Поставленна  цель достигаетс  тем, что в буферное запоминающее устройство , содержащее  чейки пам ти, выполненные , например, на регистрах сдвига, первые входы которых соединены с выходами элементов ИЛИ, элементы И, выходы которых подключены ко входам элементов ИЛИ, одни из входов первых элементов И соединены с инЛормационными шинами устройства, другие входы первых элементов И подсоединены к шине записи, одни из входов вторых элементов И соединены с шиной разрешени  хранени  информации, другие входы вторых элементов И подключены к выходам регистров сдвига и выходам устройства, тактовые шины, сеж единенные со вторыми и третьими входами регистров сдвига, и шину считывани , введены управл ющий регистр сдвига, дополнительные элементы И, дополнительный элемент ИЛИ, элемент задержки, шина разрешени  выдачи информации и шина разрешени  записи, соединенна  с первым входом дополнительного элемента ИЛИ, выход которого пс щлючен к nepsos входу управл ющего регистра сдвига, второй и третий в оль: управл ьэлвго регистра сдвига сое,5зинекьз с тактовыми шинами, выход управл ющего регистра сдвига подсоединен к одним из входов дополнителызы : элементов 15, другие входы которых соединены с шиной считывани  выход лйрвого дополнительного элемента it подключен к шине разрешени  выдачи информации и ко входу элемента задержки, вн:-:од которого соединен со вторым вхолом дополнительного элемента Юш, рет1Ш вход которого подсоединен к зыкоду второго дополнительного элемента И.

На чертеже представлена функциональна - с;-:а7.зэ устройства.

Устройство содержит регистры сдвига 1.1-1.. г... элементы ИЛИ 2 ,1-2 . п , элемента И 3 .1-3.п и 4.1-4.п, информационьзке гщгйьз 5.1-5.П, шину б записи , йину 7 разрешени  хранени  информации ,, укравлшсй ий регистр 8 сдвига , дополкмтельнне элементы И 9 и 10, шину 11 считывани , шину 12 разрешени  выдачи информации, элемент 13 задержки,; дополнительный элемент ИЛИ 14, шину разрешени  15 записи и тактовые шины 16и 17.

Устройстве работает следующим образом .

Пусть инфорг адионные шины 5.1-5.П буферного запоминающего устройства подключены к разр дишь выходам быстродействующего источника информации, например, аналого-цифрового преобразовател , а разр дные выходы буферного запоминакщего устройства - к разр дным входам медленнодействующего приемника информации, например печатающего устройства. Работа начинаетс  с подачи на регистры 1,1-1.п и 8 двух серий тактовых импульсов, обеспечивающих хранение и сдвиги информации в данных регистрах. Дл  записи информации в буферное запоминающее устройство на шину б подаетс  сигнал открьшаетщйй элементы И 3.1-З.п, а на шины 5.1-5.П синхронно с тактовыми импульсами подаютс  сигналы, соответствующие кодам чисел. Одновременно с записью первого числа на шину 15 пода етс  сигнал, и в регистр 8 записываетс  код единицы. После записи каждого числа тактовыми импульсами осуществл етс  сдвиг вправо содержимого жзех регистров 1.1-1,п и 9- При этом код единицы в .регистре В сдвигаетс  вместе с первым числом. После завершени  записи на шину 7 подаетс  сигнал , открывающий элементы И 4.1-4.П, а сигнал с шины 6 снимаетс . Записанна  в регистры 1.1-l.n информаци  циркулирует по цеп м этих регистров, элементам И 4,1-4.п, элементам ИЛИ 2.1-2,п и хранитс  в устройстве сколь угодно долго. Вместе с первым числом по цепи регистр 8, элемент И 10, эле

мент ИЛИ 14 циркулирует код единицы. При готовности, приемника информации вз ть первое число, на шину 11 подаетс  сигнал, открывающий элемент И 9 и закрывающий элемент И 10. Когда первое число окажетс  на выходных шинах, на шине 12 будет код единицы, По этому сигналу приемник забирает первое число и снимает сигнал с шины 11. Код единицы проходит по цепи элемент 13, элемент 14 и циркулирует вместе со вторым числом до поступлени  нового сигнала считывани  на шину 11. Аналогичным образом могут быть выданы все остальные числа. Дл  очистки буферного запоминающего устройства от информации может быть разомкнута обратна  св зь или отключены тактовые импульсы

Таким образом, в предлагаемом -буферном запоминающем устройстве достаточно просто обеспечиваетс  выдача информации в нужной последовательности .

Фо  лула изобретени 

Буферное запоминающее устройство, содержащее  чейки пам ти, выполненны например, на регистрах сдвига, первы входы которых соединены с выходами элементов ИЛИ, элементы И, выходы которых подключены ко входам элементов ИЛИ, одни из входов первых элементов И соединены с информационными шинами устройства, другие входы первых элементов И подсоединены к шине записи, одни из входов вторых элементов И соединены с шиной разрешени  хранени  информации, другие входы вторых элементов И подключены к выходам регистров сдвига и выходам устройства, тактовые шины, соединенные со вторыми и третьими входами регистров сдвига, и щину считывани , отличающеес   тем, что, с целью расширени  области применени  устройства за счет выдачи информации в определенной последовательности, в него введены регистр сдвига, дополнительные элементы И, дополнительный элемент ИЛИ, элемент задержки, шина разрешени  выдачи информации и шина разрешени  записи, соединенна  с первым входом дополнительного элемента ИЛИ, выход которого подключен к первому входу управл ющего регистра сдвига, второй и третий входы управл ющего регистра сдвига соединены с тактовыми шинами, выход управл ющего регистра сдвига подсоединен к одним из входов дополнительных элементов И, другие входы которых соединены с шиной считывани , выход первого дополнительного элемента И подключен к шине разрешени  выдачи информации и ко входу элемента задержки, выход которого соединен со вторым входом дополнительного элемента ИЛИ, третий вход которого подсоединен к выходу второго дополнительного элемента И. Источники информации-, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 450233, кл. G 11 С 19/00, 1974. 2. Автометри , 1973, 3, с. 132-135. 3.шигин и др. Цифровые вычисли .тельные машины. Mi., Энерги , 1975, с. 261 (прототип).

Claims (1)

1. Формула изобретения

   Буферное запоминающее устройство, содержащее ячейки памяти, выполненные например, на регистрах сдвига, первые входа которых соединены с выходами элементов ИЛИ, элементы И, выходы которых подключены ко входам элементов ИЛИ, одни из входов первых элементов И соединены с информационными шинами устройства, другие входы первых элементов И подсоединены к шине записи, одни из входов вторых элементов И соединены с шиной разрешения хранения информации, другие входа вторых элементов И подключены к выходам регистров сдвига и выходам устройства, тактовые шины, соединенные со вторыми и третьими входами регистров сдвига, и шину считывания, отличающее'ся тем, что, с целью расширения области применения устройства за счет выдачи информации в определенной последовательности, в него введены регистр сдвига, дополнительные элементы И, дополнительный элемент ИЛИ, элемент задержки, шина разрешения выдачи информации и шина разрешения записи, соединенная с первым входом дополнительного элемента ИЛИ, выход которого подключен к первому входу управляющего регистра сдвига, второй и третий входы управляющего регистра сдвига соединены с тактовыми шинами, выход управляющего регистра сдвига подсоединен к одним из входов дополнительных элементов И, другие входы которых соединены с шиной считывания, выход первого дополнительного элемента И подключен к шине разрешения выдачи информации и ко входу элемента задержки, выход которого соединен со вторым входом дополнительного элемента ИЛИ, третий вход которого подсоединен к выходу второго дополнительного элемента И.