SU565326A1 - Посто нное запоминающее устройство - Google Patents
Посто нное запоминающее устройствоInfo
- Publication number
- SU565326A1 SU565326A1 SU7402037003A SU2037003A SU565326A1 SU 565326 A1 SU565326 A1 SU 565326A1 SU 7402037003 A SU7402037003 A SU 7402037003A SU 2037003 A SU2037003 A SU 2037003A SU 565326 A1 SU565326 A1 SU 565326A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- shift register
- inputs
- bits
- elements
- input
- Prior art date
Links
Description
па шииа 7, с которой разрешающий сигнал подаетс на один из элементов «И, на другом входе которого устанавливаетс информаци соответствующего разр да начального кода числа, который через элемент «ИЛИ 4 ностунает иа выход устройства. Затем формируетс тактовый сигнал на шине 5, и информаци сдвигаетс в регистре 1 цо кольцу на один разр д , цодключа к выходу устройства следующий разр д начального кода. После проведени (п-1) сдвигов посредством подачи (п-1) тактов, все разр дов выбранного числа оказываютс считанными на выход устройства.
В устройстве количество разр дов регистров сдвига т равно количеству адресов А устройства (Art A), а количество тактовых импульсов , которое требуетс произвести, /( . При соблюдении этого услови оказываетс возможным дл любого требуемого информационного массива подбирать начальный код, обеспечивающий считывание заданной информации. При этом в качестве начального кода может быть использован, например , код ориентированного цикла, образующий ориентированный эйлеров граф.
В некоторых случа х информацию удобно представл ть в виде нескольких кодов ориентированных циклов. Тогда регистр 1 должен состо ть из нескольких независимых кольцевых регистров сдвига.
Описываемое устройство дл хранени /лх« бит содержит только т элементов пам ти , чем и определ етс его достоинство.
Claims (2)
- Формула изобретениПосто нное запоминающее устройство, содержащее регистр сдвига и щины управлени , отличающеес тем, что, с целью повыщени быстродействи и упрощени устройства , оно содержит элементы «И по числу разр дов регистра и элемент «ИЛИ, причем выходы разр дов регистра сдвига соединены с информационными входами элементов «И,управл ющие входы которых подключены к соответствующим адресным шинам, а выходы соединены со входами элемента «ИЛИ, входы регистра сдвига подключены к соответствующим щинам логических нул и единицы,вход разрещени записи регистра сдвига соединен с щиной «Обращение, а выход последнего разр да регистра сдвига подключен ко входу его первого разр да.Источники информации, прин тые во внимание при экспертизе.1 Авторское свидетельство СССР № 271580, М. Кл.О ПС 11/02, 1970.
- 2. Патент США № 3631407, М. Кл. 340-173, I97I.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402037003A SU565326A1 (ru) | 1974-06-24 | 1974-06-24 | Посто нное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402037003A SU565326A1 (ru) | 1974-06-24 | 1974-06-24 | Посто нное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU565326A1 true SU565326A1 (ru) | 1977-07-15 |
Family
ID=20588698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7402037003A SU565326A1 (ru) | 1974-06-24 | 1974-06-24 | Посто нное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU565326A1 (ru) |
-
1974
- 1974-06-24 SU SU7402037003A patent/SU565326A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU565326A1 (ru) | Посто нное запоминающее устройство | |
SU815769A2 (ru) | Посто нное запоминающее устройство | |
SU610175A1 (ru) | Ассоциативное запоминающее устройство | |
SU1310804A2 (ru) | Устройство дл сортировки информации | |
SU551694A1 (ru) | Устройство дл синхронизации считывани информации в доменных накопител х | |
SU842977A1 (ru) | Запоминающее устройство с автономнымКОНТРОлЕМ | |
SU474844A1 (ru) | Запоминающее устройство | |
SU602947A1 (ru) | Микропрограммное устройство управлени | |
SU543933A1 (ru) | Устройство дл отображени информации | |
SU978196A1 (ru) | Ассоциативное запоминающее устройство | |
SU822288A1 (ru) | Буферное запоминающее устройство | |
SU888130A1 (ru) | Индексное устройство процессора быстрого преобразовани Фурье | |
SU363108A1 (ru) | Многоканальное счетное устройство | |
SU1509992A1 (ru) | Устройство дл цифровой магнитной записи | |
SU741321A1 (ru) | Посто нное запоминающее устройство | |
SU515154A1 (ru) | Буферное запоминающее устройство | |
SU494745A1 (ru) | Устройство дл синтеза многотактной схемы | |
SU924754A1 (ru) | Ассоциативна запоминающа матрица | |
SU868749A1 (ru) | Устройство дл сортировки чисел | |
SU1037258A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU1594542A1 (ru) | Устройство дл определени количества единиц в двоичном коде | |
SU693408A1 (ru) | Генератор псевдослучайных чисел | |
SU650101A1 (ru) | Запоминающее устройство | |
SU809182A1 (ru) | Устройство управлени пам тью |