SU474844A1 - Запоминающее устройство - Google Patents
Запоминающее устройствоInfo
- Publication number
- SU474844A1 SU474844A1 SU2007362A SU2007362A SU474844A1 SU 474844 A1 SU474844 A1 SU 474844A1 SU 2007362 A SU2007362 A SU 2007362A SU 2007362 A SU2007362 A SU 2007362A SU 474844 A1 SU474844 A1 SU 474844A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- input
- memory device
- output
- registers
- Prior art date
Links
Landscapes
- Static Random-Access Memory (AREA)
Description
на считывающий вход 8 первого регистра. Информаци из первого регистра переписываетс во второй, освобожда при этом первый. С выхода 9 маркерного разр да 3 первого регистра снимаетс сигнал наличи информации .
Очередные тактовые сигналы не привод т к формированию сигналов управлени перезаписью чейкой 4 первого регистра, но обеспечивают перезапись информации из второго регистра в следующий, и т. д. Информаци продвигаетс между регистрами до тех пор, пока не встретит зан того регистра. Если одновременно будут зан ты два соседних регистра: первый и второй, тогда с выхода 9 первого регистра на вход 7 чейки 4 будет поступать сигнал наличи информации в первом регистре, а на вход /7 чейки 5 тактовые сигналы пройти не смогут потому, что на вход 13 чейки 5 с выхода 14 второго регистра поступит сигнал отсутстви информации в этом регистре.
Иредмет изобретени
Запоминающее устройство, содержащее поразр дно соединенные регистры с информационными и маркерными разр дами, чейки управлени перезаписью по числу регистров,
соединенные с входом и выходом маркерных разр дов соответствующих регистров, и источник тактовых сигналов, отличающеес тем, что, с целью повышени надежности работы устройства, оно содержит чейки совпадени
по числу регистров, выход каждой из которых подключен ко входу чейки управлени перезаписью данного регистра, один вход соединен с выходом маркерного разр да последующего регистра, а другой вход подключен
к источнику тактовых сигналов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2007362A SU474844A1 (ru) | 1974-03-25 | 1974-03-25 | Запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2007362A SU474844A1 (ru) | 1974-03-25 | 1974-03-25 | Запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU474844A1 true SU474844A1 (ru) | 1975-06-25 |
Family
ID=20579281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2007362A SU474844A1 (ru) | 1974-03-25 | 1974-03-25 | Запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU474844A1 (ru) |
-
1974
- 1974-03-25 SU SU2007362A patent/SU474844A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880000967A (ko) | 듀얼 포오트 반도체 기억 장치 | |
GB1394548A (en) | Data recirculator | |
GB2121254A (en) | Data bus precharging circuits | |
SU474844A1 (ru) | Запоминающее устройство | |
JPS5532270A (en) | Read control circuit for memory unit | |
SU497637A1 (ru) | Однотактный регистр сдвига | |
SU748509A1 (ru) | Буферное запоминающее устройство | |
SU905859A1 (ru) | Посто нное запоминающее устройство | |
JPS5775046A (en) | Phose absorbing circuit | |
SU743030A1 (ru) | Запоминающее устройство | |
SU733016A1 (ru) | Устройство дл записи и считывани информации из блоков полупосто нной пам ти | |
SU551702A1 (ru) | Буферное запоминающее устройство | |
SU760194A1 (ru) | Динамическое запоминающее устройство с самоконтролем | |
SU750568A1 (ru) | Буферное запоминающее устройство | |
SU565326A1 (ru) | Посто нное запоминающее устройство | |
SU1319077A1 (ru) | Запоминающее устройство | |
SU1026163A1 (ru) | Устройство дл управлени записью и считыванием информации | |
SU419945A1 (ru) | ||
SU553681A1 (ru) | Логический запоминающий блок | |
SU1109930A1 (ru) | Устройство дл синхронизации асинхронных импульсов записи и считывани информации | |
SU487422A2 (ru) | Буферное запоминающее устройство | |
SU943731A1 (ru) | Устройство дл анализа последовательных кодов | |
SU1305773A1 (ru) | Устройство дл обхода дефектных регистров в доменной пам ти (его варианты) | |
SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
SU470927A1 (ru) | Устройство мажоритарного декотировани при трехкратном повторении дискретной информации |