SU487422A2 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройствоInfo
- Publication number
- SU487422A2 SU487422A2 SU1993612A SU1993612A SU487422A2 SU 487422 A2 SU487422 A2 SU 487422A2 SU 1993612 A SU1993612 A SU 1993612A SU 1993612 A SU1993612 A SU 1993612A SU 487422 A2 SU487422 A2 SU 487422A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- registers
- register
- node
- input
- inputs
- Prior art date
Links
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
1
Изобретение относитс к области вычислительной техники и может быть использовано в буферных запоминающих устройствах (БЗУ) BbicOiKoro .быстродействи .
По основному авт. св. № 375681 известно БЗУ, содержащее поразр дно соединенные регистры, узлы управлени перезаписью по числу регистров, выход и один вход каждого из которых подключены соответственно к входу считывани и выходу маркерного разр да одноименного регистра, а другой вход каждого узла управлени перезаписью, кроме последнего, подключен к выходу маркерного разр да следующего регистра.
Однако это устройство не обеспечивает необходимого быстродействи при большом количестве регистров из-за многократных последовательных передач между регистрами.
Цель изобретени - повышение быстродействи и увеличение объема известного БЗУ.
Эта цель достигаетс за счет того, что предложенное устройство содержит узел поиска старшего из свободных регистров, входы которого соединены с выходами .маркерных разр дов каждого регистра, а -выходы- с одними управл ющими входами узлов управлени перезаписью. Входы одноименных разр дов регистров объединены и соединены с одноименными входами устройства и другими выходами узлов управлени перезаписью каждого регистра, кроме первого. Вход управлени считыванием устройства подключен к другим управл ющим входам
узлов управлени перезаписью всех регистров .
При этом входна ннфор.маци записываетс сразу в старший нз свободных регистров без МНогократных передач и одновременно
передаетс инфомаци во всех регистрах при считывании, что позвол ет увеличить быстродействие БЗУ и число регистров в нем.
Структурна схема предложенного БЗУ показана на чертеже.
Устройство содержит регистры 1, каждый из которых состоит из информационных разр дов 2 и маркерного разр да 3, узлы 4 управлени перезаписью по числу регистров 1, узел 5 поиска старшего из свободных регистров 1. Выход 6 маркерного разр да 3 каждого регистра 1 подключен к входу предыдущего узла 4 управлени перезаписью и входам узла 5 поиска старшего из свободных регистров 1. Выход 7 маркерного разр да 3
каждого регистра 1 соединен с входом одноименного узла 4 унравленн перезаписью. Выходна шина 8 узла 4 осуществл ет управление перезаписью между двум соседними регистра.ми 1. Шина 9 узла 4, кроме
первого регистра 1, обеспечивает запись
входной информации, поступившей на входы 10 БЗУ.
При записи информации в БЗУ па вход 11 узла 5 иодаетс синхроимпульс, а дл одновременной перезаписи при считывании информации из БЗУ на входы 12 всех узлов 4 подаетс импульс считывани . Выбор старшего из свободных регистров 1 осуществл етс подачей сигнала ща вход 13 каждого узла 4. Информаци между соседними регистрами 1 передаетс по шинам 14.
Устройство работает следующим образом.
При записи на вход 10 подаетс записываема информаци , а на вход 11 узла 5- импульс зациси. Узел 5, анализиру состо ние маркерных разр дов 3, подает этот импульс на вход 13 узла 4 старшего из свободных регистров 1. Узел 4 этого регистра 1 формирует на выходе 9 сигнал записи, который поступает во все разр ды регистра 1, разреша запись.
При считывании на вход 12 БЗУ подаетс синхроимпульс считывани , который производит считывание информации из старшего регистра 1 и одновременно - перезапись во всех регистрах 1. Дл этого узлы 4 каждого регистра 1 выдают сигнал на выход 8, который осуществл ет перезапись информации, поступающей по шинам 14 из предыдущих регистров 1. При одновременной записи и считывании, если младший регистр 1 зан т, узел 5 запоминает факт записи, и после переза1писи информации осуществл ет запись входного слова,
Предмет изобретени
Буферное запоминающее устройство по авт. св. № 375681, отличающеес тем, что, с целью повыщени быстродействи и увеличени объема устройства, оно содержит
узел поиска старшего из свободных регистров , входы которого соединены с выходами маркерных разр дов каждого регистра, а выходы- с одними управл ющими входами узлов управлени перезаписью; входы одноименных разр дов регистров объединены и соединены с одноименными входами устройства и другими выходами узлов управлени перезаписью каждого регистра, кроме первого; вход управлени считыванием устройства подключен к другим управл ющим входам узлов управлени перезаписью всех регистров.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1993612A SU487422A2 (ru) | 1974-01-28 | 1974-01-28 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1993612A SU487422A2 (ru) | 1974-01-28 | 1974-01-28 | Буферное запоминающее устройство |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU375681A Addition SU82583A1 (ru) | 1948-03-04 | 1948-03-04 | Способ определени мест негабаритности туннельных обделок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU487422A2 true SU487422A2 (ru) | 1975-10-05 |
Family
ID=20574940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1993612A SU487422A2 (ru) | 1974-01-28 | 1974-01-28 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU487422A2 (ru) |
-
1974
- 1974-01-28 SU SU1993612A patent/SU487422A2/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4835675A (en) | Memory unit for data tracing | |
SU487422A2 (ru) | Буферное запоминающее устройство | |
GB1468753A (en) | Associative memory | |
SU982094A2 (ru) | Буферное запоминающее устройство | |
SU1265856A1 (ru) | Устройство управлени дл доменной пам ти | |
SU375681A1 (ru) | ВСЕСОЮЗНАЯ пм?нтно^.:^--' Щ | |
SU616654A1 (ru) | Блок управлени дл буферного запоминающего устройства | |
SU1591030A2 (ru) | Устройство для сопряжения двух электронно-вычислительных машин | |
SU663113A1 (ru) | Двоичный счетчик | |
SU1163358A1 (ru) | Буферное запоминающее устройство | |
SU1282141A1 (ru) | Буферное запоминающее устройство | |
JPS5812605B2 (ja) | デ−タ処理装置 | |
SU474844A1 (ru) | Запоминающее устройство | |
SU809182A1 (ru) | Устройство управлени пам тью | |
SU739645A1 (ru) | Буферное запоминающее устройство | |
SU974411A1 (ru) | Буферное запоминающее устройство | |
SU631984A1 (ru) | Буферное запоминающее устройство | |
SU733016A1 (ru) | Устройство дл записи и считывани информации из блоков полупосто нной пам ти | |
SU849302A1 (ru) | Буферное запоминающее устройство | |
SU1564695A1 (ru) | Буферное запоминающее устройство | |
SU746720A1 (ru) | Буферное запоминающее устройство | |
SU551702A1 (ru) | Буферное запоминающее устройство | |
SU497637A1 (ru) | Однотактный регистр сдвига | |
GB1486311A (en) | High speed digital information storage | |
SU746735A1 (ru) | Буферное запоминающее устройство |