SU631984A1 - Буферное запоминающее устройство - Google Patents
Буферное запоминающее устройствоInfo
- Publication number
- SU631984A1 SU631984A1 SU772473846A SU2473846A SU631984A1 SU 631984 A1 SU631984 A1 SU 631984A1 SU 772473846 A SU772473846 A SU 772473846A SU 2473846 A SU2473846 A SU 2473846A SU 631984 A1 SU631984 A1 SU 631984A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- address
- registers
- information
- outputs
- elements
- Prior art date
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
Изобретение относитс к области вь числительной техники к может быть использовано при разработке буферных ЗУ высокого быстродействи . Известны буферные ЗУ, содержащие блоки управлени , формировани адресов записи, регистры и логические элементы 1 и 121.. Одно из известных буферных ЗУ соцержит блок местного управлени , блоки формировани адресов записи и счить вани , регистры и логические элементы 11. Недостатком устройства вл етс его относительна сложность. Наиболее близким техническим реш&нием к изобретению вл етс буферное ЗУ, содержащее, как и предложенное,бло местного управлени , блок формировани адресов записи, блок формировани адресов считывани , регистры и группы элементов И по числу регистров. Вьтсоды к;аждогь регистра подключены к одни входам элементов И соответствующей группы, другие входы элементов И кажд группы объединены и соединены С выходами блока формировани адрес.ов считывани . Выходы элементов И всех групп поразр дно объединены и соединены с одноименными выходами устройства , а входы блока формировани адресов записи и блока формировани .адресов считывани подключены к выходам блока местного управлени 2 . Недостатком известного устройства вл етс его сложность и малое бьютродействие . Целью изобретени вл етс упрощение и повышение быстродействи буферного ЗУ. Поставленна цель достигаетс рутем того, что в предложенном буферном ЗУ информационные входы регистров поразр дно объединены и соединены с одноименными входами устройства , а управл ющие входы регистров подключены к выходам блока формировани адресов писи. В предложенном ЗУ считьгоание информации из регистров происходит по сигналам считывани , формируемым
блоком формировани адресов считывани , а запись информации в регистры - по окончании сигналов записи, формируемых блоком формировани ацресов записи,
На чертеже привецена обща функциональна схема предложенного ЗУ.
ЗУ содержит блок местного управлени 1, блок формировани ацресов считывани 2, блок формировани адресов записи 3s регистры 4 и элементы И 5. Выходы 6 регистров 4 подключены ко вхдам элементов И 5„ Считываема информаци снимаетс с выходов 7 элементов И 5. Вы ходные шины 8 блока формировани адресов считывани 2 обеспечивают считывание хран щейс в регистрах 4 информации. Управление работой блока формировани адресов считывани 2 осуществл етс блоком местного ут равле- ни 1 сигналами по шине 9, Выходные шины 10 бнока формировани адресов записи 3 обеспечивают запись в регистры 4 информации, 1юст5гпающей на входы 11 устройства. Управление работой блока
формтфовани адресов записи 3 осуществл етс блоком местного управлени 1 сигналами по шине 12.
Адрес числа, подлежвщего считыванию задаеэчз сигналами, поступающими по
шине 9 ИЗ блока местного управлени 1 в блок формировани ааресов считывани 2. Этот блок Направл ет по одной из шин S сигнал считывани , который возбуждает соответствующие элементы И 5, и информаци с выходов 6 одного из регистров 4 проходит на выходы 7 элементов И 5 и, следовательно, на вход устройства,
Входна информаци поступает со входов 11 устройства на информационные входы всех регистров 4. Адрес регистра, в который необходимо записать эту информацию , задаетс сигналами, которые поступают по шине 12 из блока местного управлени 1 в блок формировани адресов считывани 2. Этот блок направл ет по одной из шин 1О сигнал записи, который поступает на управл ющий вход со ответствующего регистра 4, и по окончании этого сигнала входна информаци записываетс в этот регистр.
При одновременном обращении к оцному и тому же регистру 4 на запись и считывание информации во врем формировани сигналов записи и считывани информаци , хран ща с в регистре 4, считываетс , а по окончании этих сигналов в этот регистр 4 записываетс нова информаци .
Применение предложенного технического решени благодар организации записи информации в ЗУ по окончании сигналов
записи позвол ет производить запись и считывание информации одновременно по любым адресам. Это упрощает структуру блока местного управлени ЗУ и процессора и увеличивает быстродействие ЗУ,
Claims (1)
1.Шигин А. Г., Дерюгин А. А. Цифровые вычислительные машины, Энерги , 1975, с, 5О7-5О8,
2,Преснухин Л. Н., Нестеров П. В. Цифровые вычислительные машины. Высша школа , 1974, с. 261.
ILJ
Ipr -Zpr fc
I I I I
I
j Ш LL
H
ti
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772473846A SU631984A1 (ru) | 1977-04-06 | 1977-04-06 | Буферное запоминающее устройство |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772473846A SU631984A1 (ru) | 1977-04-06 | 1977-04-06 | Буферное запоминающее устройство |
Publications (1)
Publication Number | Publication Date |
---|---|
SU631984A1 true SU631984A1 (ru) | 1978-11-05 |
Family
ID=20704066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772473846A SU631984A1 (ru) | 1977-04-06 | 1977-04-06 | Буферное запоминающее устройство |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU631984A1 (ru) |
-
1977
- 1977-04-06 SU SU772473846A patent/SU631984A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6035381A (en) | Memory device including main memory storage and distinct key storage accessed using only a row address | |
JPS58129555U (ja) | インタ−リ−ブされた主記憶装置を具えたデ−タ処理システム | |
SU631984A1 (ru) | Буферное запоминающее устройство | |
SU849302A1 (ru) | Буферное запоминающее устройство | |
SU1160472A1 (ru) | Буферное запоминающее. устройство | |
SU842956A1 (ru) | Запоминающее устройство | |
SU1053161A1 (ru) | Устройство управлени дл доменной пам ти | |
SU487422A2 (ru) | Буферное запоминающее устройство | |
SU616654A1 (ru) | Блок управлени дл буферного запоминающего устройства | |
SU1399821A1 (ru) | Буферное запоминающее устройство | |
SU1365131A1 (ru) | Буферное запоминающее устройство | |
SU444241A1 (ru) | Запоминающее устройство | |
SU587510A1 (ru) | Оперативное запоминающее устройство с защитой информации | |
SU840913A1 (ru) | Устройство дл ввода-вывода отла-жиВАЕМыХ пРОгРАММ | |
SU1282141A1 (ru) | Буферное запоминающее устройство | |
SU600926A1 (ru) | Устройство дл записи информации | |
SU515154A1 (ru) | Буферное запоминающее устройство | |
SU1173446A1 (ru) | Запоминающее устройство | |
SU1361632A1 (ru) | Буферное запоминающее устройство | |
JP3036112B2 (ja) | 多画面表示装置 | |
SU809182A1 (ru) | Устройство управлени пам тью | |
SU1010653A1 (ru) | Запоминающее устройство | |
SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
SU780042A1 (ru) | Логическое запоминающее устройство | |
SU1163358A1 (ru) | Буферное запоминающее устройство |