SU1591030A2

SU1591030A2 - Устройство для сопряжения двух электронно-вычислительных машин

Info

Publication number: SU1591030A2
Application number: SU884623287A
Authority: SU
Inventors: Aleksandr A Kuznetsov; Viktor P Onyshko; Stepan Ya Perepichka; Evgenij Ya Vavruk
Original assignee: Aleksandr A Kuznetsov; Viktor P Onyshko; Stepan Ya Perepichka; Vavruk Evgenij Y
Priority date: 1988-10-31
Filing date: 1988-10-31
Publication date: 1990-09-07

Description

Изобретение относится к вычислительной технике и может найти приме2

нение в вычислительных системах. Целью изобретения является повышение быстродействия при передаче массивов информации. Устройство содержит оперативную память, коммутатор данных, регистр адреса, два элемента ИЛИ,два элемента ИЛИ-НЕ, два интерфейсных блока, состоящих каждый из узла приемопередающих усилителей, дешифрато- _;ра управляющих сигналов, дешифратора адреса, регистра состояния, регистра данных вывода, регистра данных ввода, коммутатора и двух групп шинных формирователей. 1 ил.

Изобретение относится к вычислительной технике, может найти применение в вычислительных системах и является усовершенствованием устройства ор авт.св. № 1262511.

Цель изобретения - повышение быстродействия при передаче массивов информации.

На чертеже приведена структурная схема устройства.

Устройство содержит (фиг.1) первый и второй интерфейсные блоки 1 и 2, каждый из которых включает узел 3 приемопередающих усилителей, дешифратор 4 управляющих сигналов, дешифратор 5 адреса, регистр 6 данных вывода, регистр 7 состояний, коммутатор 8, регистр 9 данных ввода, группы шинных формирователей 10 и 11, элемент ИЛИ-НЕ 12, элементы ИЛИ 13 и 14, элемент ИЛИ-НЕ 15, регистр 1б

адреса, коммутатор 17 данных, оперативную память 18, а -также имеет входы-выходы интерфейсных блоков 19-28, двунаправленные шины 29 и

30 данных. Интерфейсные блоки подключены соответственно к ЭВМ 31 и 32.

Устройство работает следующим образом.

Обмен информацией между ЭВМ

31 и 32 осуществляется в программном режиме и включает в себя адресный цикл и цикл приема или передачи данных.

Регистр 7 состояния, регистры данных ввода 6 и вывода 9 являются программно доступными со стороны ЭВМ. Дешифратор 5 адреса разрешает и управляет работой дешифратора 4 управляющих сигналов. Коммутатор 8 управляется дешифратором 4 управляющих сигналов и в цикле чтения пропускает инСД

ζ©

>

К)

3 1591030 А

формацию с одного из регистров, адрес которого находится в дешифраторе 5 адреса, в узел приемопередающих усилителей и далее в ЭВМ. При считывании информации из регистра 9 в режим контроля включаются шинные формирователи 10 и 11 и производится чтение информации, хранящейся в регистре 9 ' данных ввода, в ту ЭВМ, которая про- ю извела запись в этот регистр информации.

При организации обмена больших массивов информации, например из ЭВМ 31 в ЭВМ 32, первая ЭВМ выставляет на 15 выходе "Готовность" регистра 7 состо- ’ яния единичный сигнал, который поступает на вход "Готовность" регистра второго интерфейсного блока. Эта процедура свидетельствует о том, что пер~20 вая ЭВМ подготовилась передать массив информации, а вторая ЭВМ, прочитав содержимое своего регистра состояния, знает, что сейчас идет перекачка информации от первой ЭВМ. При 25 этом информация, записанная первой "ЭВМ в регистр 6 данных вывода, показывает о типе операции (запись или чтение массива первой ЭВМ) и о длине массива. Вторая ЭВМ 32 выполняет процедуру чтения содержимого регистра 6 данных вывода первого интерфейсного блока и выставляет в регистре 7 состояния второго интерфейсного блока сигнал "Готовность обмена". Первая ЭВМ анализирует этот сигнал ⁵и переходит к процедуре записи или чтения оперативной памяти.

На первом управляющем входе коммутатора данных поступает сигнал с ₄θ выхода "Готовность" регистра 7 состояния первого интерфейсного блока разрешая при··' этом прохождение информации на оперативную память 18 и регистр 16 адреса информации с регистра 9 данных вывода первого интерфейсного блока. Первая ЭВМ производит запись информации в регистр 16 адреса, при этом на восьмом выходе дешифратора 4 управляющих сигналов первого интерфейсного блока появляется сигнал записи, который через элемент ИЛИ-НЕ 12 поступает на вход записи регистра 16 адреса. На информационный вход регистра адреса поступает $$ записываемая информация.

Далее происходит сама процедура зазаписи или чтения из оперативной памяти.

При записи информации в оперативную память первая ЭВМ в регистре 6 данных вывода первого интерфейсного блока выставляет информацию, которую необходимо записать, а на седьмом выходе дешифратора 4 управляющих сигналов выставляет признак записи, который через элемент ИЛИ 13 поступает на вход записи оперативной памяти, тем самым записывая информацию с регистра 6 данных вывода. Этот же сигнал записи через элемент ИЛИ-НЕ

15 поступает на счетный вход регистра

16 адреса. При этом по заднему фронту этого импульса происходит увеличение регистра адреса на единицу, далее первая ЭВМ производит запись второго слова, при этом регистр 16 адреса уже подготовлен. Количество слов передаваемой информации определяется программой. При чтении информации из оперативной памяти первая ЭВМ выставляет на шестом выходе дешифратора управляющих сигналов первого интерфейсного блока признак чтения, который через элемент ИЛИ 14 поступает на вход чтения оперативной памяти. Информация с выхода оперативной памяти поступает на вход коммутатора 8 первого интерфейсного блока и далее в ЭВМ. Признак чтения поступает так же через элемент ИЛИ-НЕ 15 на счетный вход регистра 16 адреса, при этом по заднему фронту этого импульса происходит увеличение регистра адреса на единицу. Далее происходит чтение второго слова и т.д.

После выполнения процедуры записи или чтения массива информации в ОЗУ со стороны первой ЭВМ первая ЭВМ снимает сигнал на выходе "Готовность" регистра 7 состояния первого интерфейсного блока. Вторая ЭВМ анализирует отсутствие сигнала на входе "Готовность" регистра 7 состояния второго интерфейсного блока и снимает сигнал "Готовность обмена" на регистре 7 состояния второго интерфейсного блока.

После этого вторая ЭВМ может осуществлять процедуру чтения или записи массива информации из оперативной памяти. Эти процедуры осуществляются так, как и для первой ЭВМ.

Claims

Формула изобретения.

Устройство для сопряжения двух

электронно-вычислительных машин по

авт.св. 1Г 126251 1 , отличаю⁵ 159Ю30

щ е е с я тем, что, с целью повыше-~ ния быстродействия, в устройство введены оперативная память, регистр адреса, коммутатор данных, два элемента ИЛИ, два элемента ИЛИ-НЕ, при этом выход разряда "Готовность" регистра состояния первого интерфейсного блока соединен с первым управляющим входом коммутатора данных и с входами разряда "Готовность" регистра состояния второго интерфейсного блока, выход разряда "Готовность" которого соединен с входом разряда "Готовность" регистра состояния первого интерфейсного блока и вторым управляющим вхо- ί дом коммутатора данных, группа информационных выходов котерого соединена с группой информационных входов регистра адреса и группой информационных входов оперативной памяти,группа информационных выходов которой соединена с четвертыми группами информационных входов коммутаторов первого й второго интерфейс- 25

ных блоков, группы выхо6

дов регистров данных вывода первого и второго интерфейсных блоков соединены соответственно с первой и вто рой группами информационных входов ⁵ коммутатора данных, шестой, седьмой, восьмой выходы дешифратора управляющих сигналов первого интерфейсного блока соединены с первыми входами !0 первого, второго элементов ИЛИ и

первого элемента ИЛИ-НЕ соответственно, вторые входы которых соединены с шестым, седьмым, восьмым выходами дешифратора управляющих сигналов 15 второго интерфейсного блока соответственно, выход первого элемента ИЛИНЕ соединен с входом записи регистра адреса, группа выходов которого соединена с группой адресных входов опе20 ративной памяти, входы записи и чтения которой соединены соответственно с выходами второго и первого элементов ИЛИ, а также с первыми и вторыми входами второго элемента ИЛИ-НЕ, выход которого соединен входами регистра адреса.

159Ю30