Изобретение относитс к вычислительной технике и может быть использовано при выводе дискретной информа ции и . Известно устройство дл вывода информации из ЭВМ, содержащее регист сдвига, устройство управлени сдвиго вым регистром, первуй выход которого подключен к первому входу регистра сдвига, линейный буфер, схему управлени линейным буфером, выход которой соединен с первым входом линейного буфера, промежуточное ЗУ вывода подключенное к второму входу линейно го буфера, первый выход которого соединен с вторым входом регистра сдви га, генератор синхроимпульсов, выход которого подключен к входу устройств управлени сдвиговым регистром и перЬому входу схемы управлени линейным буфером, второй и третий входы которой вл ютс входами устройства дл вывода информации, а также подключенный к второму выходу линейного буфера формирователь сигналов.дл сети Телекс и схему формировани сиг нала, первый вход которой подключен к выходу регистра сдвига, второй вход - к второму выходу устройства управлени сдвиговым регистром, третий вход - к выходу формировател , а выход схемы формировани сигнала вл етс выходом устройства l . Недостатками этого устройства вл етс низка надежность и большое количество оборудовани . Б данном устройстве дл вывода информации используютс регистр (линей (5ый буфер) дл считывани информа ции из промежуточного ЗУ и регистр сдвига. При перезаписи информации из промежуточного ЗУ, из регистра считывани в регистр сдвига и при самом сдвиге возможны искажени информации Надежность такого устройства уменьшаетс также из-за сложности синхронизации и управлени устройством, так как сигналы управлени дл проме жуточного ЗУ, линейного буфера и регистра сдвига должны «быть точно сфазированы. Наиболее близким к изобретению по технической сущности вл етс уст ройство дл вывода информации, содер жащее первые элементы И,первые входы которых подключены к информационным входам устройства, а вторые входы - к первому управл ющему :входу, выходы первых элементов И соединены с первыми входами первого регистра, вторые входа которых через элемент задержки подключены к второму управл ющему входу устройства, выходы пер вого регистра подключены к первым входам блока пам ти, вторые входы которого соединены с выходами дешифратора , подключенного к второму ре гистру , соединенному с первыми выходами блока управлени , второй выход которого подключен к блоку пам ти, а первыйсоединен с вторым управл ющим входом устройства, выходы блока пам ти соединены с первыми входами вторых элементов и, вторые входы которых со-, единены с выходом счетчика, подключенным к второму входу блока управлени , вход счетчика соединен с третьим управл ющим входом устройства и тактовыми входами триггеров сдви- гающего регистра, установочные входы которых, кроме первого, подключены к выходам вторых элементов И, при этом информационный вход первого триггера и. выход последнего триггера сдвигающего регистра подключены соответственно к щине нулевого потенциала и выходу устройства . Недостатком известного устройства дл вывода информации вл етс низка надежность устройства, так как выво-дима информаци считываетс из блока пам ти и записываетс в регистр сдвига, а затем осуществл етс сдвиг информации, при этом может происхо-; |ДИть трансформаци оишбок (сбоев в выводимую информацию, вызванных перезапис ми информации с одного носител |на другой. Веро тность сбо увеличиваетс с увеличением пути прохождени информации через преобразующие блоки так как каждый блок имеет свою веро тность внесени искажений в информацию , не равную нулю. .В известном устройстве этот путь складываетс из блока пам ти, регистра сдвига при параллельном приеме информации, триг|Геров . регистра сдвига при парагшельном приеме информации, триггеров регистра сдвига при сдвиге информации, поэтому веро тность сбоев велика. Цель изобретени - повышение надежности устройства. Указанна цель достигаетс тем, что в устройство дл вывода информации , содержащее блок пам ти, счетчик, кольцевой регистр, элемент И и блок управлени , первый вход которого вл етс первым управл ющим входом устройства , второй вход блокауправлени соединен с первым входом счетчика , первый выход блока управлени соединен с управл ющим входом коль|Цевого регистра, установочный вход которого соединен с установочным входом счетчика и вторым выходом блока управлени , дополнительно введены мультиплексор, инвентор и элементы ИЛИ, первые входы которых соединены с первым входом мультиплексора и вл ютс вторым управл ющим входом устройства , первый вход элемента И соединен с входом инвентора и вл етс третьим управл ющим входом устройства , выход инвентора соединен со счетным входом кольцевого регистра, выходы группы которого соединены со вторыми входами элементов ИЛИ, выходы которых соединены с управл ющими вхо дами блок.а пам ти, вхот записи считывани которого соединены с первым входом блока управлени и вторым входом мультиплексора, третий вход которого соединей с выходом кольцево го регистра, выход мультиплексора соединен с входом счетчика, второй выход которого соединен с адресными входами блока пам ти,информационные входы которого вл ютс информационными входами устройства,выходы блока пам ти соединены с вторым входом элемента И, выход которого вл етс выходом у строй ст в а. При таком построении схемы устрой ства выходна информаци считываетс непосредственно с выхода блока пам ти , за счет чего увеличиваетс надежность выдаваемой информации. На фиг, 1 представлена функциональна схема предлагаемого устройства на фиг. 2-функциональна схема блока управлени . Устройство содержит блок 1 пам ти элементы ИЛИ 2, элемент И 3, мультип лексор 4, инвентор 5, счетчик 6, кол регистр 7, блок 8 управлени ,, второй управл ющий вход 9 устройства вход сигнала строба, первый управл ющий вход 10 (вход сигнала записи) и третий управл ющий вход 11 (вход сигнала считывани . Блок 8 управлени содерзкит формирователи 12 и 13 узких импульсов и Цб-триггер 14. Устройство работает следующим об .разом. В режиме записи в блок 8 управлени и блок 1 пам ти nocTynaet сигнал Запись 10. Счетный вход счетчика:б подключаетс через мультиплексор 4 к входу 9 устройства. Вводима инфор маци стробируетс сигналом 9 от ЭВМ через элементы ИЛИ, одновременно подаетс на все входы записи-считывани блока 1 пам ти, при этом информаци записываетс параллельно во все микросхемы блока 1 пам ти. По заднему фронту стробирующего -сигнала 9 измен етс состо ние счетчика б на едини цу, тем самым подготавливаетс следующий адрес дл записи информации. После окончани режи-ма записи сигнал Запись 10 от ЭВМ сбрасываетс , начинаетс режим считывани информации . В кольцевом 7 регистре записываетс одна единица, соответствующа микросхеме, где записан первый бит, подлежащий выводу. Логическа единица на выходе кольцевого 7 регистра поступает на один из входов элементов ИЛИ, тем саь«м обеспечиваетс считывание одного бита информации из одной микросхемы и запрещаетс выдача другим. Информаци с выхода блока 1 пам ти стробируетс сигналом 11 считывани на логическом элементе И 3. По заднему фронту синхросигнала Считывание в кольцевом 7 регистре логическа единица сдвигаетс на один разр д, разреша тем самым выдачу информации из .другой микроcxeNtj блока 1 пам ти. После выдачи . бита информации из последней микросхемы блока 1 пам ти счетчик 6 по сигнсшу переноса от кольцевого ре-: гистра 7 переходит в следуквдее состо ние , увеличенное на единицу, и начинает считыватьс информаци , записанна по другому адресу. .Сигнал переполнени счетчика 6 поступает на блок 8 управлени и указывает на конец сеанса выводг информации. i Надежность устройства достигаетс за счет того, что выходна информаци считываетс непосредственно с выхода блока 1 пам ти, при этом исключаютс такты перезаписи выводимой информации из блока пам ти в сдвигающий регистр, а также исключаетс побитна перезапись информации в сдвигающем регистре при сдвиге. В предлагаемом устройстве путь прохождени информации уменьшаетс , так как исключаютс из схемы промежуточные носители и преобразователи информации. За счет этого веро тность безотказной работы увеличиваетс примерно в 1/Р раз, где Р - веро тность безотказной работы блока.