RU1805548C - Преобразователь последовательного кода в параллельный - Google Patents

Description

ел

С

Изобретение относитс  к вычислительной технике и предназначено дл  использовани  в цифровых системах обмена массивами данных.

Целью изобретени   вл етс  расширение области применени  преобразовател  за счет возможности работы преобразовател  в системах реального времени и обеспечени  контрол  преобразуемой информации.

На фиг. 1 представлена блок-схема преобразовател ; на фиг. 2 - вариант выполнени  блока контрол .

Преобразователь содержит триггер 1, распределитель 2 импульсов, блок 3 пам ти, выходной регистр 4, счетчик 5 по модулю п, счетчик 6 по модулю т, первый, второй и третий элементы 7, 8 и 9 ИЛИ, блок 10 контрол , блок 11 ключевых элементов, формирователь 12 серии импульсов.

На фиг. 1 позицией 13 обозначен вход синхронизации преобразовател , позицией 14-вход чтени , позицией 15-вход упо влени ,позицией 16 - вход записи, позицией 17 - вход ввода номера числа, позицией 18 - информационный вход преобразовател , позицией 19 - выход переменной информации преобразовател , позицией 20 - выход последовательной информации преобразовател , позицией 21 - выход Готовность, позицией 22 - выход Ненорма. Блок 10 контрол  выполнен на элементе 23 НЕРАВНОЗНАЧНОСТЬ и элементе И 24.

. Преобразователь работает следующим образом.

При по влении сигнала на входе 15 управлени , указывающем на начало работы преобразовател  в режиме приема, счетчик 5 по модулю п и счетчик 6 по модулю m устанавливаютс  передним фронтом сигнала в нулевое состо ние, а также запрещаетс  запуск формировател  12 серии импульсов. Распределитель 2 импульсов, в отсутствии сигнала на входе 13 синхронизации , выдает импульсы на четвертом выходе.

00

о ел ел

Јь

00

Эти импульсы поступают на информационный вход формировател  12 серии импульсов .

Поступление на информационный вход 18 преобразовател  каждого бита информации сопровождаетс  сигналом на входе 13 синхронизации преобразовател , по которому распределитель 2 импульсов вырабатывает серию из трех синхроимпульсов, первый из которых (с первого выхода распределител . 2 импульсов) осуществл ет синхронизацию записи очередного информационного разр да в блок 3 пам ти и устанавливает триггер 1. сигнал с которого, поступа  на блок 3 пам ти через второй элемент 8 ИЛИ, позвол ет считывать записанный бит информации на выходе блока 3 пам ти.

Следующий синхроимпульс серии (с третьего выхода распределител  2 импульсов ) осуществл ет проверку правильности записи бита информации в блок 3 пам ти преобразовател , путем сравнени  информации на входе и выходе блока 3 пам ти. В случае несовпадени  информации блок 10 контрол  вырабатывает сигнал на выходе 22 Ненорма.

Последний синхроимпульс серии (со второго выхода распределител  2 импульсов) сбрасывает триггер 1, снима  тем самым режим чтени  блока 3 пам ти, и, проход  через первый элемент 7 ИЛИ, по заднему фронту осуществл ет прибавление единицы к содержимому счетчика 5 по модулю п, устанавлива  адрес блока 3 пам ти дл  приема нового бита информации. В случае переполнени  счетчика 5 по модулю п, сигнал переноса увеличивает на единицу также и содержимое счетчика 6 по модулю т.

После выработки серии из трех синхроимпульсов распределитель 2 импульсов останавливаетс  до окончани  сигнала синхронизации на входе 13 преобразовател . Длительность импульсов на выходах распределител  2 импульсов определ етс  необходимостью завершени  формировани  всей совокупности синхроимпульсов до сн ти  бита информации с информационного входа 18 преобразовател  с одной стороны и быстродействием примененных элементов схемы с другой стороны.

Таким образом синхронизирующие импульсы на выходах-распределител  2 импульсов обеспечивают запись каждого бита информации в блок 3 пам ти, проверку правильности записи информации в блок 3 пам ти , а также осуществл ют счет прин тых битов информации и смену адреса обращени  к блоку 3 пам ти.

После прин ти  всего массива информации , состо щего из m n-разр дных слов, счетчик 6 по модулю m вырабатывает сигнал переноса, и преобразователь выдает сигнал

на выходе 21 Готовность, указывающий на возможность передачи информации на обработку . Сигнал Готовность при необходимости может быть использован дл  управлени  режимом работы преобразова0 тел .

После окончани  приема информации сигнал с входа 15 управлени  снимаетс  и, следовательно, разрешаетс  работа формировател  12 серии импульсов. Когда внеш5 нее устройство, принимающее информацию с преобразовател , примет сигнал Готовность , оно может инициировать обмен информацией с преобразователем. Дл  этого необходимо подать на вход 16 преобразова0 тел  команду записи, сопровожда  ее номером считываемого слова на входе 17 преобразовател . После этого по команде чтени  можно прочитать выбранное слово, подав команду на вход 14 чтени .

5 при подаче команды на вход 16 записи номера слова в счетчик 6 по модулю m записываетс  номер считываемого слова (от 0 до т-1), а по заднему фронту команды запускаетс  формирователь 12 серии импульсов,

0 который формирует на своем первом выходе серию импульсов, а на втором выходе потенциальный сигнал. Потенциальный сигнал обеспечивает режим чтени  блока 3 пам ти , а импульсы на выходе формировател 

5 12 обеспечивают запись битов информации из блока 3 пам ти в соответствующий разр д выходного регистра 4 и осуществл ют прибавление единицы к содержимому счетчика 5 по модулю п, устанавлива  адрес

0 блока 3 пам ти дл  чтени  нового бита информации . При переполнении счетчика 5 по модулю п, сигнал переноса увеличивает на единицу содержимое счетчика 6 по модулю m и сбрасывает формирователь 12 импуль5 сов в исходное положение.

После завершени  указанных операций в выходном регистре 4 будет находитьс  информационное слово из массива с заданным номером, а в счетчике 6 по модулю m

0 будет подготовлен номер следующего слова массива.

При подаче команды на вход 14 чтени  информаци  из выходного регистра 4 считываетс  в параллельном коде через блок 11

5 ключевых элементов, а при сн тии команды на входе 14 чтени  вновь запуститс  формирователь 12 серии импульсов и аналогично тому, как это происходило по команде на входе 16 записи номера слова, произойдет гюдготовка к чтению следующего информзционного слова массива. Така  организаци  чтени  позвол ет читать последовательно все слова массива, не повтор   команды на входе 16 записи номера слова.

Информацию можно снимать в после- довательном коде с выхода 20 преобразовател , использу  в качестве сопровождающих синхросигналов импульсы на первом выходе формировател  12 серии импульсов.

Claims (2)

1. Формула изобретени  1. Преобразователь последовательного кода в параллельный, содержащий триггер, распределитель импульсов, блок пам ти, выход которого соединен с информационным входом выходного регистра и  вл етс  выходом последовательной информации преобразовател , счетчик по модулю п (п - разр дность преобразуемых кодов), выходы разр дов которого соединены с первыми адресными входами блока пам ти, счетчик по модулю m (m - количество чисел преобразуемого массива информации), выходы разр дов которого соединены с вторыми адресными входами блока пам ти, установочный вход счетчика по модулю п объединен с первым установочным входом счетчика по модулю m и  вл етс  входом управлени  преобразовател , вход распределител  импульсов  вл етс  входом синхронизации преобразовател , отличающийс  тем, что, с целью расширени  области применени  преобразовател  путем обеспечени  работы преобразовател  в системах реального времени и обеспечени  контрол  преобразуемой информации, в него введены элементы ИЛИ, блок контрол , блок ключевых элементов и формирователь серии импульсов , п ервый выход которого соединен с первым входом первого элемента ИЛИ и входом синхронизации выходного регистра, выходы которого соединены с информационными входами блока ключевых элементов , выход первого элемента ИЛИ - с информационным входом счетчика по модулю п, выход переполнени , гсоторого соеди- нен с информационным входом счетчика по модулю тис входом останова формировател  серии импульсов, второй выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом чтени  блока пам ти, первый выход распределител  импульсов соединен с входом записи блока пам ти, второй выход - с вторым входом первого элемента ИЛИ и первым входом триггера, выход которого соединен с вторым входом второго элемента ИЛИ, а третий выход распределител  импульсов - со входом синхронизации блока контрол , четвертый выход - с информационным входом формировател  серий импульсов , выход третьего элемента ИЛИ соединен с входом пуска формировател  серии импульсов, вход управлени  которого подключен к входу управлени  преобразовател , вход синхронизации блока ключевых элементов объединен с первым входом третьего элемента ИЛИ и  вл етс  входом чтени  преобразовател , второй установочный вход счетчика по модулю m объединен с вторым входом третьего элемента ИЛИ и  вл етс  входом записи преобразовател , информационный вход блока пам ти объединен с первым информационным входом блока контрол  и  вл етс  информационным входом преобразовател , вход параллельной записи счетчика по модулю m  вл етс  входом ввода номера числа преобразовател , второй информационный вход блока контрол  подключен к выходу блока пам ти, выход переполнени  счетчика по модулю m  вл етс  выходом Готовность преобразовател , выход блока контрол  - выходом Ненорма преобразовател , выходы блока ключевых элементов  вл ютс  выходом параллельной информации преобразовател .
2. 2. Преобразователь по п. 1, отличающийс  тем, что блок контрол  выполнен на элементе И и элементе НЕРАВНОЗНАЧНОСТЬ , выход которого соединен с первым входом элемента И, выход которого  вл етс  выходом блока, первый и второй входы элемента НЕРАВНОЗНАЧНОСТЬ  вл ютс  соответственно первым и вторым информационными входами блока, второй вход элемента И - входом синхронизации блока.

   фиг.1

   Фиг. 2

   р

   /5