SU966687A1 - Устройство дл сопр жени - Google Patents
Устройство дл сопр жени Download PDFInfo
- Publication number
- SU966687A1 SU966687A1 SU813279060A SU3279060A SU966687A1 SU 966687 A1 SU966687 A1 SU 966687A1 SU 813279060 A SU813279060 A SU 813279060A SU 3279060 A SU3279060 A SU 3279060A SU 966687 A1 SU966687 A1 SU 966687A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- bus
- input
- output
- shift
- elements
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
Изобретение относитс к вычислительной технике и может найти применение в вычислительных системах, например, дл сопр жени ЭВМ с периферийными устройствами или между двум ЭВМ.
Известны устройства дл сопр жени , содержащие блок синхронизации, блоки элементов И, блок регистров, блок управлени , блок хранени команд и блок формировани команд 11.
Недостатками этих устройств вл ютс большой объем аппаратуры и низка достоверность обмена.
Наиболее близким к предлагаемому вл етс устройство дл сопр жени -, содержащее первый сдвиговый регистр, первый вход которого соединен с информационным входом устройства и входом блока контрол защиты от ошибок, второй вход - с выходом триггера блокировки , а группа выходов - с группой входов преобразовател кодограммы , группа выходов которого соединена с группой входов второго сдвигового регистра, выходом под1слюченного к первому входу формировател кодограммы , первый выход которого соединен с выходом устройства, второй выход с первым входом триггера блокировки.
а второй вход - с первым выходом распределител импульсов, второй и третий выходы которых подключены соответственно с входом преобразовател кодограмма и второго сдвигового регистра, а вход - к первому выходу блока защиты от оишбок, вторым выходом соединенного с вторым входом триггера блокировки 2 .
10
Недостаток этого устройства состоит в низкой достоверности обмена информацией.
Цель изобретени - повышение достоверности обмена информацией.
15
Поставленна цель достигаетс тем, что в устройство, содержащее первый регистр сдвига, группа разр дных входов которого соединена с первым информационным входом устрой20 ства, а информационный вход - с входом блока контрол по модулю, выходом соединенного со входом Сбой блока синхронизации, выход которого подключен к входу записи
25 первого регистра сдвига, и второй
регистр сдвига, группа разр дных выходов которого вл етс информационным выходом устройства, введены генератор импульсов сдвига, счетчик импульсов сдвига, элемент И,
элемент ИЛИ и элемент эадёржки, причем выход элемента ИЛИ соединен с входом тактовых импульсов первого регистра сдвига и второго, регистра сдвига, информационные вход и выход, которого подключены соответственно к информационным выходу и входу первого регистра сдвига, а вход записи и группа разр дных входов вл ютс соответственно первым синхронизирующим и информационным входами устройсТва , входы генератора импульсов сдвига, первый вход элемента И и группа синхронизирующих выходов устройства подключены к группе выходов
блока синхронизации, вход Строб, вход Пуск, вход Номер серии и адресный вход которого соединены соответственно с вторым синхронизируюбщм входом Устройства, входом Пуск устройства, выходом счетчика импульсов сдвига и вторым выходом первого регистра сдвига, вход счетчика импульсов сдвига подключен к выходу генератора импульсов сдвига, первому входу элемента ИЛИ и второму входу элемента И, выход которого соединен через элемент задержки со вторым входом элемента ИЛИ.
На фиг.1 представлена .блок-схема устройства; на фиг,2 - временна диатрамма выдачи импульсов свдига ; на фиг.3-5 - функциональна схема блока синхрониза ции. .
Устройство 1 содержит (фиг.1) второй 2 и первый 3 регистры сдвига, блок 4 синхронизации, блок 5 контрол по модулю, генератор 6 импульсов сдвга , счетчик 7 импульсов сдвига, элемент ИЛИ 8, элемент 9 задержки и элемент И 10. Устройство 1 в примере фиг.1 подключено к внешнему накопителю 11 через буферный регистр 12 накопител и к ЭВМ, в составе которой показаны буферный регистр 13, оперативна пам ть 14, коммутатор 15 оперативной пам ти и блок 16 управлени внешними объектами.
На фиг.2 показаны также шишд 1736 внешних и межблочных св зей устройства .
Блок 4 синхронизации содержит (фиг.3-5) элементы И 37-53, элементы И 54, элемент НЕ 55, триггеры 56-62, элемент И-ИЛИ 63, элементы НЕ 64-85, счетчик 86 количества отказов, дешифратор 87 и элементы 88-94 задержки .
Устройство работает следующим
образом.
Блок 16 по шине 36 стробирует подготовленную на буферном регистре 13 команду обмена с внешним накопителем 1 на сдвиговый регистр 2 и по шине 17 выдает пусковой импульс в блок 4, по которому соответствующие узлы блока 4 устанавливаютс в режим приема команлы (ПК). При отсутствии
сбо при отработке временной диаграммы блок 4 по шине 18 запускает генератор 6 импульсов сдвига и по шине
19устанавливает блокировочный .потенциал на весь цикл режима ПК на входе элемента И 10. Блокировочный потенциал устанавли1заетс также при работе устройства управлени обменом в режиме записи, т.е. при обмене информацией между оперативной пам ть 14 ЭВМ и внешним объектом, например накопителем сдвига (Uc) по шине
20через элемент ИЛИ В по шине 21 поступают импульсы на сдвиговые регистры 3 и; 2 и по шине 22 последова тельным кодом переписывают код команды со сдвигового регистра 2 на сдвигвый регистр 3. единовременно последовательный код команды поступает на блок 5, где происходит циклическое суммирование по модулю принимаемога кода и сравнение полученной сум№1 с контрольной суммой кода команды и наход щейс в трех последних разр дах . 5 случае обнаружени искажени информации блок 5 по шине 23 выдает в блок 4 сигнал Сбой, по которому в блок 16 по шине 24 поступает сигнал Отказ и сбрасывает
в нулевое состо ние всю схему, участвующую в обмене, так как последукзщий обмен из-за искажени кода команды не -имеет смысла.
При отсутствии на шине 23 сигнала Сбой в режиме ПК блок 4 снимает блокировочный потенциал на шине 19 и по шине 25 выдает пусковой сигнал во внешней накопитель 11. Внешний накопитель 11 выставл ет на информационных шинах код числа и выдает стробирующий сигнал по шине 26 в буферный регистр 12, записыва код числа в последний, и в блок 4.
Блок 4 в соответствии с временной диаграммой по шине 27 переписывает содержимое буферногорегистра 12 на сдвиговый регистр 3 и по шине 18 запускает генератор 6, фррмирующий число импульсов по количеству бит машинного слова (например 4б). Первым импульсом сдвига () который пройд по шине 20 через элемент ИЛИ в шине 21 на сдвиговые регистры 3 и 2/ первый бит кода числа со сдвигового регистра 3 по шине 28 перепистлваетс на сдвиговый регистр 2.Этот же импульс сдвига при отсутствии блокировочного потенциала на шине 19 через элементы И 10, задержки 9 и ИЛ 8 по шине 21 поступает на сдвиговые регистры 3 и 2, переписыва второй бит кода числа со сдвигового регистра 3 на сдвиговый регистр 2. Временные соотношени между импульсами сдвига на шинах 20,21 и 35 показаны на фиг.2. Таким образом, каждым импульсом сдвига, вырабатываемым генератором 6, код числа со сдвигового
регистра 3 последовательным кодом по шине 28 переписываетс на два бита на сдвиговый регистр 2, в резу ьтате за 24 импульса сдвига, выработанных генератором 6, весь 48 разр дный код числа со сдвигового регистра 3 переписываетс по шине 28 на сдвиговый регистр 12. Выделенный счетчиком 7 двадцать четвертый импульс сдвига, пройд по шине 29, переводит в блоке 4 соответствующие cxeNEj и режим контрол считанной информации, после чего по шине 30 поступает стробирующий сигнал в блок 16, -который выдает по шине 34 сигнал, разрешающи передачу считанного сорокавосьмиразр дного кода числа со сдвигового регистра 2 на буферный регистр 13,
Генератор 6 импульсов сдвига вырабатывает стандартную дл ЭВМ 48-ми импульсную серию, тогда оставшиес 24 импульса сдвига по шине 22 перепишут последовательным кодом на вход блока 5 считанный с внешнего накопител 11 и записанный на сдвиговый регистр 2 и буферный регистр 13 код числа. .
При отсутствии сигнала Сбой на шине 23 ВТОРОЙ 24-й импульс сдвига, выделенный счетчиком 7, устанавливает соответствую1дие схемы блока 4 в режим считывани очередного кода числа с внешнего накопител 11 в оперативную пам ть 14 ЭВМ и сигналом по шине 31 останавливает генератор 6 и по шине 32 выдает в блок 16 импульс начала числа. (ИНЧ),-по которому блок 16 по шине 33 выдаёт разрешающий сигнал записи -кода числа из буферного регистра 13 в выбранную коммутатором 15 чейку оперативной пам ти 14.
В случае сигнала Сбой на шине 23 второй 24-й импульс сДвига, выделенный счетчиком 7, блокирует выдачу из блока 4 по шине 32 сигнала ИНЧ в блок 16, разрешает соответству ющим схемам блока 4 выработку стробирующего сигнала, который по шине 27 снова переписывает код числа, давшего Сбой при контроле, с буферного регистра 12 на сдвиговый регистр 3 и запрещает останов генератора 6 импульсов сдвига. Цикл передачи числа со сдвигового регистра 3 на сдвиговый регистр 2 и далее на буферный регистр 13 повтор етс . Например , при трехкратном сбое при пер даче одного числа блок 4 выдает по шине 24 сигнал Отказ, останавливает внешний накопитель 11 сбрасывает в нулевое состо ние участвующие в обмене схемы и прекращает обмен.
Блок 4 (фиг.3,.4 и 5) функционирует следующим образом.
Блок 16 пусковым импульсом по шчме 17 через элементы НЕ 73, И 40, 46 и 48 устанавливает триггеры 58,
56 и 57 и счетчик 86 в О состо ние . Задержанный элементом задержки 92 пусковой импульс через элемент НЕ 55 устанавливает триггер 57 в режим приема команды (режим ПК), а через элементы НЕ 72,71 и И 45 выдает в шину 18 сигнал, запускающий генератор 6 импульсов сдвига Пуск ген. ) , Режим приема команды через элемент И 47 выдает в шину 19 блокировочный потенциал (блокир.). Блокировочный потенциал в шину 19. выдаетс также в режиме записи. .При отсутствии на шине 23 сигнала Сбой триггер 56 выдает разрешающий сорок восьмому временному импульсу (ВИ48) выдачу сигнала в режиме ПК сигнала Пуск В.О. в шине 25. Блок.4 допускает подключение группы внешних объектов (ВО) в шину 25, например семь, и тогда имеет семь выходных элементов (на фиг.З показан выходной элемент И 38 дл Ьбъекта 1 (об.1).
Claims (2)
- Режим работы (запись или считывание ) и номер внешнего объекта определ етс служебной информацией, прин той в режим ПК на буферный регистр из триггеров 59-62, нулевое состо ние триггеров 59,60 и 61, также как и несоответствие расшифрованного дешифраторов 37 адреса внешнего объема с его режимом работы, например перфоратор ленточный + режим считывани или фотосчитывающий механизм+ режим записи, контролируетс элементами И 52,53 и 63, и по завершениюцикла ПК выдаетс через элементы И 39 и НЕ 66, как отказ в шину 24. Сигнал синхронизации из внешнего накопител 1 по шине 26 через элементы ИЛИ 54 и НЕ 70 и далее по шине 27 переписывает информацию буферного регистра 12 на сдвиговый регистр 3, а через элемент задержки 91 (1 мкс) и элемент И 45 запускает по шине 18 генератор 6 импульсов сдвига. Двадцать четвертый импульс (ВИ 24) по шине 29 через элементы НЕ 75, задержки 94, НЕ 76 и и 49 формирует в шину 30 сигнал Строб, который через блок 16 по шине 34 разрешает передачу считанного 48 разр дного числа со сдвигового регистра 12 на.буферный ре- . гистр 13. Второй импульс, ВИ 24 формирует через триггер 58, элементы задержки 94, НЕ 76, и И 50 сигнал ВИ 48, который через элементы НЕ 67, задержки 90 и НЕ 68 выдает в шину 31 сигнал Останов генератора и далее при отсутствии на шине 23 сигнала Сбой через элементы И 43 и НЕ 69 сигнал ИНЧ в шину 32, по которому блок 16 в соответствии с собственной временной диаграммой выдает по шине 33. импульс- записи, кода числа буферного регистра 13 в выбраннук коммутатором 15 чейку оперативной пам ти 14. .В случае сигнала Сбой на шине 23 запрещающий потенциал триггера 56 блокирует формирование сигнала ИНЧ на элементах И 43 и НЕ 69 в шину- 32, а разрешающий потенциал обеспечивает формирование на элементе И 44 сигнала Запуск 1, который повторно через элементы ИЛИ 54 и НЕ 70 вырабатывает в шину 27 сигнал Строб и через элемент задержки 91 и И 45 запускает генератор 6. Каждый сбой суммируетс счет чиком 86 количества отказов. При получении трехкратного отказа считывани одного числа счетчик 86 через элементы И 39 и НЕ 66 выдает в шину 24 сжгнал Отказ. Таким образом, устройство осущес л ет сопр жение ЭВМ с внешними объе тами, выполн пр мой контроль считываемой информации, блокиру выдачу искаженной информации, что обеспечивает повышение достоверности об мена. Формула изобретени Устройство дл сопр жени , содер жащее первый регистр сдвига, группа разр дных входов котЬрого соединена с первым информещионным входом устройства , а информационный вход - с входом блока контрол по модулю, вы ходом соединенного с входом Сбой блока синхронизации, входы которого подключены к входу записи первого регистра сдвига, и второй регистр сдвига, группа разр дных выходов ко торого вл етс информационным выхо дом устройства, о т л и ч а ю щ е е с тем, что, с целью повышени достоверности обмена информацией, в устройство введены генератор импульсов сдвига, счетчик импульсов сдвига, элемёнЪ И, элемент ИЛИ и элемент задержки , причем выход элемента ИЛИ соединен с входом тактовых импульсов первого регистра сдвига и второго регистра сдвига, информационные вход и выход которого подключены соответственно к информационным выходу и входу первого регистра сдвига, а выход записи и группа разр дных входов вл етс соответственно первым синхронизирую1191М и информационным входами устройства, вхойы генератора импульсов сдвига, первый вход элемента И и группа синхронизирующих выходов устройства подключены к группе выходов блока синхронизации, вход Строб, вход Пуск, вход Номер серии и адресный вход которого соединены соот&етс венно с вторым синхронизирующим входом устройства, входом Пуск устройства , выходом счетчика импульсов сдйига и вторым выходом первого регистра сдвига, вход счетчика импульсов сдвига подключен к выходу генератора импульсов сдвига, первому входу элемента ИЛИ и второму входу элемента И выход которого соединен через элемент задержки с вторым входом элемента ИЛИ, Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 628482, кл.С 06 F 3/04, 1975.
- 2.Авторское свидетельство СССР № 598064, кл.С 06 F 3/04, 1976 (прототип). ..tmrr)7 7fi,,TФИ1.3«.Ф1П.Ч
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813279060A SU966687A1 (ru) | 1981-01-16 | 1981-01-16 | Устройство дл сопр жени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU813279060A SU966687A1 (ru) | 1981-01-16 | 1981-01-16 | Устройство дл сопр жени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU966687A1 true SU966687A1 (ru) | 1982-10-15 |
Family
ID=20954584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU813279060A SU966687A1 (ru) | 1981-01-16 | 1981-01-16 | Устройство дл сопр жени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU966687A1 (ru) |
-
1981
- 1981-01-16 SU SU813279060A patent/SU966687A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1561834A3 (ru) | Устройство адресации к пам ти | |
US3886524A (en) | Asynchronous communication bus | |
SU966687A1 (ru) | Устройство дл сопр жени | |
US3665424A (en) | Buffer store with a control circuit for each stage | |
RU1805548C (ru) | Преобразователь последовательного кода в параллельный | |
SU1251092A1 (ru) | Устройство дл сопр жени ЭВМ с телеграфными аппаратами | |
RU2022345C1 (ru) | Устройство сопряжения интерфейсов | |
SU1758646A1 (ru) | Трехканальное резервированное устройство дл приема и передачи информации | |
SU1679492A1 (ru) | Устройство дл сопр жени вычислительной машины с аппаратурой передачи данных | |
SU1134949A1 (ru) | Устройство дл решени дифференциальных уравнений | |
SU1238088A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с абонентом | |
SU1444787A1 (ru) | Устройство дл сопр жени канала передачи данных с магистралью | |
SU1262515A1 (ru) | Устройство сопр жени с пам тью | |
RU1817097C (ru) | Устройство сопр жени интерфейсов | |
SU1439566A1 (ru) | Устройство дл синхронизации блоков пам ти | |
SU1251090A1 (ru) | Устройство дл обмена данными в вычислительной системе | |
RU2007865C1 (ru) | Преобразователь последовательного кода в параллельный | |
SU1513462A1 (ru) | Устройство дл сопр жени эвм с внешним устройством | |
SU750742A1 (ru) | Управл емый делитель частоты следовани импульсов | |
SU1213528A1 (ru) | Синхронизирующее устройство | |
SU1056174A1 (ru) | Устройство дл вывода информации | |
SU851391A1 (ru) | Адаптер канал-канал | |
SU1236492A1 (ru) | Канал обмена многомашинного комплекса | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1339572A1 (ru) | Устройство дл обмена информацией |