RU1817097C - Устройство сопр жени интерфейсов - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  подключени  периферийных устройств, имеющих интерфейс типа И41, к электронным цифровым машинам (например, персональной ЭВМ ЕС1840), имеющим выходной интерфейс стык С2. Цель изобретени  - упрощение устройства. Дл  этого, в устройство , содержащее элементы приема и передачи информации, тактовый генератор распределитель импульсов, два регистра адреса и четыре регистра, введены два узла укорочени  длительности импульса, два делител  числа импульсов, п ть триггеров, элементы И-НЕ, элемент И, элемент ИЛИ- НЕ и узел начального сброса. 2 ил.

Description

(Л

с

Изобретение относитс  к вычислительной технике и может быть использовано дл  подключени  периферийных устройств, имеющих интерфейс типа И41, к электронным цифровым машинам (например, персональной ЭВМ ЁС1840), имеющим выходной интерфейс стык С2 (Р - 232С). причем периферийное устройство и ЭВМ могут быть расположены на больших рассто ни х друг от друга.

Цель изобретени  - упрощение устройства .

Структурна  схема устройства представлена на фиг.1; временна  диаграмма - на фиг.2.

Устройство сопр жени  (фиг.1) содержит элемент 1 приема, элемент 2 передачи информации, регистры адреса 3 и 4 интерфейса И41 (второго интерфейса), тактовый генератор 5, четыре регистра 6-9, причем регистр 7 имеет возможность перевода выходов в третье состо ние, распределитель 10 импульсов, узлы 11, 12 укорочени  длительности импульса, делители 13, 14 числа импульсов, триггеры 15-19, элементы И-НЁ 20-24, узел 25 начального сброса, элемент И 26, элемент ИЛИ-НЕ 27, линии 28-39 входов и выходов элементов устройства, регистр 40 и элементы И 41-44 распределител  импульсов, линии 45 и 46 выходов элементов устройства.

Устройство работает следующим образом ,

При включении питани  на вход элемента И-НЕ 20 поступает с узла 25 отрицательный импульс и на выходе элемента И-НЕ 20 по вл етс  высокий потенциал, устанавливающий регистры 3, 4, 7, 8 в О и поступающий на вход элемента ИЛИ-НЕ 27, на выходе которого по вл етс  низкий потенциал . Этот потенциал устанавливает триггер 16 и делители 13.и 14 в нулевое

со

-ч о о

NJ

состо ние. В момент ТО (фиг.2) при приходе на вход 28 первого стартового импульса срабатывает узел 11, на выходе которого по вл етс  отрицательный импульс, устанавливающий триггеры 15 и 16 в единичное состо ние. Высокий потенциал с единичного плеча триггера 15 поступает на вход узла 12. На его выходе 29 по вл етс  отрицательный импульс, который запускает распределитель 10 и вызывает на выходе элемента И-НЕ 20 положительный импульс. Последний еще раз устанавливает в О регистры 3, 4, 7, 8. Высокий потенциал на выходе триггера 16 разрешает прохождение импульсов через элемент И 26. Делитель 13 начинает считать импульсы, После по влени  на выходе 30 делител  13 в момент Т1 положительного импульса он поступает на входы триггера 17 и регистра 6 и по переднему фронту импульса в триггер 17 запоминаетс  первый разр д принимаемого кода (прием стартового бита). Затем в момент Т2 по вл етс  второй положительный импульс на выходе делител  13, По переднему фронту этого импульса происходит прием следующего бита (первый информационный бит) в триггер 17 и перепись информации, котора  до этого была в триггере 17, в младший разр д регистра 6.

Таким образом, при по влении каждого следующего импульса на выходе делител  13 следующий бит информации запоминаетс  в триггере 17, а предыдущий переписываетс  в регистр 6 и сдвигаетс  в нем на один разр д от младших разр дов к старшим . При по влении дес того импульса на выходе делител  13 в регистре 6 будет находитьс  8 бит информации (использован дл  передачи по интерфейсу стык С2 асинхронный режим работы с длиной слова 8 бит без контрол  на четность-нечетность).

Пусть необходимо записать код 89 Н (буква Н указывает, что код шестнадцатиричный ) в  чейку пам ти периферийного устройства с адресом 0105Н. В этом случае в момент Т10 в регистре 6 будет находитьс  код 05Н. После окончани  дес того импульса на выходе делител  13 в момент Т11 по вл етс  первый положительный импульс на выходе 31 делител  14, который поступает на вход распределител  10, имеющего входы 29,31 и выходы 32-35, и на его выходе 32 по вл етс  положительный импульс, разрешающий прием кода 05 с выхода регистра 6 в регистр 3. Положительный импульс с выхода 31 делител  14, пройд  через элемент И Л И-НЕ 27, устанавливает в О триггер 16 и делители 13 и 14. Затем в следующие моменты времени Т12 иТ21 стартовым импульсом, от которого срабатывает

узел 11, устанавливаетс  в 1 триггер 16 и запоминаетс  последовательный код 01 Н, приход щий на вход 28 в регистр 6, а после окончани  двадцатого импульса на выходе

делител  14 в момент Т22 по вл етс  второй положительный импульс, который поступает на вход распределител  10, и на его выходе 33 по вл етс  положительный импульс , разрешающий прием кода 01Н с вы0 хода регистра 6 в регистр 4, Также положительный импульс с выхода делител  14, пройд  через элемент 27, устанавливает в О триггер 16 и делители 13 и 14.

Аналогично в момент времени с Т23 по

5 Т32 запоминаетс  последовательный код 89Н, приход щий на вход 28 в регистр 6. а после окончани  тридцатого импульса на выходе делител  13 в момент ТЗЗ по вл етс  третий положительный импульс на выхо0 де делител  14, поступающий на вход распределител  10, и на его выходе 34 по вл етс  положительный импульс, который разрешает прием кода 89Н с выхода регистра 6 в регистр 7, На выходах элементов

5 И-НЕ 21-24 в зависимости от выполн емой операции формируютс  управл ющие сигналы 36-39, Затем аналогично в момент вре- мени с Т34 по Т43 запоминаетс  последовательный код40Н, приход щий на

0 вход 28 в регистр 6. В четвертом байте передаютс  старшие разр ды адреса и сигналы управлени .

После окончани  сорокового импульса на выходе делител  13 в момент Т44 по вл 5 етс  четвертый положительный импульс на выходе делител  14, который поступает на вход распределител  10, и на его выходе 35 По вл етс  положительный импульс, разрешающий прием кода 40Н с выхода регистра

0 б в регистр 8, а также выдачу через элемент 23 управл ющего сигнала записи, Таким образом , в момент Т44 на шину 52 будет выдан сигнал записи, на выходе элемента 23 по вл етс  низкий потенциал, который перево5 дит выходы регистра 7 из третьего состо ни  в активное состо ние, и данные 89Н будут записаны по адресу ОЮ5Н периферийного устройства.

Если необходимо прочесть информа0 цию, то в момент времени с Т34 по Т43 на вход 31 подаетс  код 20Н, который запоминаетс  в регистре 6. После окончани  сорокового импульса на выходе делител  13 в момент Т44 на выходе38 распределител  10

5

по вл етс  положительный импульс, разрешающий прием кода 20Н с регистра 6 в регистр 8, и на выходе 40 элемента 22 по вл етс  сигнал чтени , поступающий на периферийное устройство, и оно выставл ет на шину данных данные. Кроме того, сигнал

устанавливает в 1 триггер 18, а.также поступает «а управл ющий вход регистра 9, разреша  прием параллельного кода в регистр 9,

Возможность прерывани  хода программы при передаче или приеме кода на передающем конце линии не вли ет на надежность передачи информации и его при- ема, так как триггер 16 запрещает прохождение импульсов с генератора 5 в момент прерывани  программы и синхронность приема и передачи информации не нарушаетс .

На фиг.2 указан момент прерывани  с момента Т22 и Т23. и, как видно, импульсы на выходе делител  13 не вырабатываютс , так как триггер 16 находитс  в нулевом состо нии ..

Контроль работоспособности устройства осуществл етс  чтением содержимого одной из  чеек периферийного устройства, а затем происходит запись в эту  чейку определенных кодов и проверка правильности их записи путем чтени  этой  чейки. В конце контрол  осуществл етс  запись в эту  чейку ее первоначального содержимого.

Claims (1)

1. Формула изобретени 

   Устройство сопр жени  интерфейсов, содержащее элемент приема информации, вход которого  вл етс  входом устройства дл  подключени  к информационной линии первого интерфейса, два регистра адреса, тактовый генератор, четыре регистра, элемент передачи информации, выход которого  вл етс  выходом устройства дл  подключени  информационной линии первого интерфейса, и распределитель импульсов , отличающеес  тем, что, с целью упрощени  устройства, в него введены два узла укорочени  длительности импульса, два делител  числа импульсов, п ть триггеров , элементы И-НЕ, элемент И, элемент ИЛИ-НЕ, узел начального сброса, причем выход тактового генератора соединен с первым входом элемента И, выход которого соединен с синхровходом первого делител  числа импульсов, выход которого соединен с первым тактовым входом второго делител  числа импульсов и синхровходами третьего , четвертого и п того триггеров и первого и четвертого регистров, выход второго делител  числа импульсов соединен с тактовым входом распределител  импульсов и первым входом элемента ИЛИ-НЕ, вторым входом подключенного к выходу первого элемента И-НЕ, выход элемента приема информации соединен с входом первого узла укорочени  длительности импульса и информационным входом третьего триггера, выход которого соединен с информационным входом первого регистра, группа выходов которого соединена с группами инфор- мационных входов второго и третьего регистров и первого и второго регистров адреса, группы выходов первого и второго регистров адреса и группа выходов млад-; ших разр дов третьего регистра образуют группу адресных выходов устройства и соединены с шинами адреса второго интерфей0 са, группа выходов старших разр дов третьего регистра подключена к первым входам второго, третьего и четвертого элементов И-НЕ, выходы которых образуют группу выходов устройства дл  подключе5 ни  к шинам управл ющих сигналов второго интерфейса, выход первого узла укорочени  длительности импульса соединен с установочными входами первого и второго триггеров , группа выходов распределител 

   0 импульсов соединена с тактовыми входами разрешени  приема параллельного кода первого и второго регистров адреса и второго и третьего регистров, последний выход распределител  импульсов соединен с вхо5 дом сброса первого триггера и с вторыми входами второго-четвертого элементов И- НЕ, выход узла начального сброса соединен с первым входом первого элемента И-НЕ, выход старшего разр да четвертого регист0 ра соединен с информационным входом четвертого триггера, выход элемента ИЛИ-НЕ соединен с входами сброса первого и второго делителей числа импульсов и второго триггера, единичный выход второго тригге5 ра соединен с вторым входом первого элемента И, выход четвертого триггера соединен с информационным входом п того триггера, выход которого соединен с входом элемента передачи информации,

   0 второй тактовый вход второго делител  числа импульсов соединен с выходом тактового генератора, выход первого элемента И-НЕ соединен с входами сброса второго и третьего регистров, первого и второго регистров

   5 адреса, группа выходов второго регистра соединена с группой информационных входов четвертого регистра и образует группу выходов устройства дл  подключени  к шинам данных второго интерфейса, выход первого

   0 триггера соединен через второй узел укорочени  длительности импульса с вторым входом первого элемента И-НЕ и входом запуска распределител  импульсов, выход третьего элемента И-НЕ соединен с входом

   5 управлени  приема параллельного кода четвертого регистра и установочным входом четвертого триггера, выход четвертого элемента И-НЕ соединен с входом перевода выходов второго регистра с третьего состо ни  в активное состо ние.

   28

   46

   77 75 ТП 7№ПЗ Т28 Ш Т39 Щ W Т5Ь Т57

   У)

   Л

   сг

   К

   V

   Л6 37 38 ЗЭ