SU1251092A1 - Устройство дл сопр жени ЭВМ с телеграфными аппаратами - Google Patents

Abstract

Изобретеиие относитс  к области вычислительной техники и может быть использовано в системах обмена информацией. Цель изобретени  - сокращение оборудовани  и повьшение производительности. Устройство содержит блок опроса, блок управлени  (БУ), адресные шины ЦВМ, шины св зи, блоки подключени  к телеграфным аппаратам , преобразователи уровней сигналов, блок задани  скоростей (БЗС), Использование устройства позвол ет ,кроме сокращени  оборудовани , увеличить производительность работы, обеспечить высокое быстродействие и возможность подключени  к ЦВМ до 280 телеграфных установок В ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в системах обмена информацией

Целью изобретени   вл етс  сокращение оборудовани  и повышение производительности .

На фиг. 1 приведена структурна  схема устройства; на фиг. 2 - функциональна  схема блока опросаi на ,фиг, 3 - функциональна  схема блока задани  скоростей (ВЗС) , на фиг. 4- функциональна  схема блока управлени  (ВУ)/ иа фиг. 5 - функциональна  схема первого блока подключени  к телеграфным аппаратам (ТА); на фиг, 6- функциональна  схема второго блока подключени  к ТА{ на фиг, 7 и 8 - временные диаграммы, по си к цие работу устройства.

; Устройство содержит преобразователи 1,-1ц уровней сигналов первой группы, первые шины 2,-2« св зи, первый блок 3 подключени  к ТА, шину 4 строба знака ЭВМ, шину 5 строба выдачи в ЭВМ, шину 6 прерывани  в ЭВМ, преобразователи 71-7ц уровней сигналов второй группы, вторые шины 8,-8к св зи, второй блок 9 подключени  к ТА, шину 10 строба знака ЭВМ, шину 11 сигнала за вки на прием знака (ПЗ), шина 12 сигнала сдвига дл  получени  разр да информационного знака (СПЗ), шину 13 сигнала оконча ии  приема знака (ОПЗ), шина 14 сигнала за вки на выдачу знака ( ВЗ), шину 15 сигнала сдвига дл  выдачи разр да информационного знака (СВЗ), шину 16 сигнала окончани  вьщачи знака (ОВЗ), БУ 17, адресную шину 18, ЭВМ, двунаправленную шину 19 данных ЭВМ, шину 20 сигнала ОБЩИЙ СБРОС, блок 21 опроса, шину 22 управл ющих сигналов, шину 23 адреса, БЗС 24,. шину 25 записи ЭВМ, шину 26 сигнала разрешени  работы, шину 27 тактовых сигналов генератора (фиг, l)j элемен ИЛИ 28, элемент И 29, первый счетчик 3U, второй счетчик 31, первый дешифратор 32, второй дешифратор 33, элементы НЕ 34-38, второй элемент И 39, третий элемент И 40, шину 41 приема- выдачи (ПВ), шину 42 первого разр да адре са, шину 43 второго разр да, адреса,,шину 44 третьего разр да адреса, шину 45 четвертого разр да .адреса, йину 46 п того разр да адреса , шину 47 сигнала ЗАНЕСЕНИЕ, шину 48 сигнала ЧТЕНИЕ, шину 49 первого сигнала увеличени  на единицу содержимого счетчика, шину 50 второго

сигнала увеличени  на единицу содержимого счетчика, шину 51 сигнала СТРОБИРОВАНИЕ сигналов сдвига, шины 52 и 53 сигнала ЗАПИСЬ в элементы пам ти (фиг, 2); первый коммутатор

54, элемент И 55, второй коммутатор 56, элемент ИЛИ 57, первый элемент 58 пам ти, второй элемент 59 пам ти, элемент НЕ 60, счетчик 61, схему 62 сравнени  (фиг, 3); элемент НЕ 63, элемент ИЛИ 64, третий элемент И 65, второй элемент И 66, первый элемент И 67, элемент ИЛИ 68, элемент 69 пам ти, счетчик 70, дешифратор 71, элементы И-НЕ 72 и 73,

элементы И 74 и 75 (фиг, 4);; элементы И 76 и 77, первый коммутатор 78, первый элемент 79 пам ти элемент И-НЕ 80, элемеиты НЕ 81-83, третий элемент И 84, регистр 85

сдвига, второй элемент ИЛИ 86, чет-- вертый элемент И 87, дешифратор 88, первый элемент ИЛИ 89, п тый и четвертый элементы НЕ 90 и 91, узел 92 свертки, второй элемент 93 пам ти , второй коммутатор 94 (с трем  состо ни ми) (фиг, 5) триггеры 95,-95м группы, первый элемент НЕ 96, первый элемент ИЛИ 97, первый и второй регистры 98 и 99, схему 100

сравнени , п тый элемент НЕ 101, элемент И-НЕ 102, второй элемент ИЛИ 103, первый коммутатор 104, второй коммутатор 105, первый элемент И 106, третий коммутатор 107, второй элемент НЕ 108, второй элемент И 109, первый демультиплексор ПО, третий элемент НЕ 111, второй элемент 112 пам ти, второй демультиплексор 13, регистр 114 сдвига, первьй

элемент 115 пам ти, четвертый элемент 116 (фиг, 6).

Сущностью изобретени   вл етс : децентрализованное использование элементов пам ти дл  храиени  управл ющих признаков и знаков информации дл  каждого ТА, что позвол ет раздельно управл ть этими элементами пам ти при первоначальных установках f организаци  общего управлени  дл  N-ro количества ТА предполагаетс  наличие приемного и передающего телеграфных аппаратов,J организаци  цикличности формировани  уп3

равл ющих сигналов, в основе которо 1го лежит выбор частоты генератораJ onfHManbHoe распределение синхронны и асинхронных принципов работь.

Основными принципами работы уст- ройства  вл ютс : дуплексна  работа с ТА, синхронность работы.

Блок 3 работает в режиме посто нного опроса шин 2,-2f4. После формирвани  знака в ЭВМ выдаетс  прерьгаа- ние.

Дл  того чтобы ЭВМ успела отработать прерывание, вьпсодом дешифратора 32 опрашиваетс  сигнал запроса прерывани , выдаваемого из блока 3. Если сигнал запроса прерьгеани  не сброшен, то запираетс  вход 27 тактовой частоты генератора. Как только сигнал запроса прерывани  сбрасываетс , разрешаетс  поступление такто- вых сигналов генератора на вход 27.

Клок 9 начинает выдачу информационного знака на ТА после его занесени  из ЭВМ по сигналу на входе 10 Занесение производитс  асинхронно при одиночных занесени х с заде-ржка- ми , (см, диаграмму фиг, 7S) и синхронно при последовательных занесени х знаков дл  нескольких ТА. ; Функции управлени  разделены меж- ду блоком 21 (адреса ТА, сигналы ЧТЕНИЯ и ЗАПИСИ в элементы пам ти, сигнал занесени , сигналы увеличени  на единицу, содержимого счетчиков) , БУ 17 (отсчет временньгх меток дл  каждого ТА, сигналы сдвига дл  приема и выдачи разр дов знака информации на ТА, сигналы окончани  приема или выдачи знака информации) и БЗС 24 (отсчет дл  всех скоростей работы ТА и выдачи разрешающего сигнала в ВУ).

Общий механизм формировани  сигналов сдвига дл  регистров 85 и 114 приводит к тому, что выдача знаков информации блоком 9 начинаетс  с посто нной задержкой, равной (см. диаграмму фиг, 8а),

Основна  последовательность управл ющих сигналов, необходимых дл  работы устройства, вырабатываетс  в блоке 21(фиг. 2), где расположены первый и второй счетчики 30 и 31 делени  частоты, дешифратор 32 дл  формировани  управл ющих сигна- лов 47-53, дещифратор 33, определ - н ций количество ТА, подключаемых к устройству сопр жени , дл  чего его

10924

выход соединен с установочным входом счетчика 31,

П ть старших разр дов шины 23 (42-46) определ ют количество и адрес ТА, а младший разр д 41 шины 23 определ ет работу устройства сопр жени  на прием или передачу с ТА Шина 48 определ ет чтение дл  всех элементов пам ти, шина 52 - режим записи дл  элементов 69, 79, 93, 112 и 115 пам ти, а шина 53 - режим записи в элемент 58 пам ти. Это сделано дл  того, чтобы разрешающий сигнал 26 держалс  в течение интервала времени, когда есть высокий уровень на шине 52. Шина 47 опреде- л ет занесение на регистры сдвига в счетчики. В интервале выдачи сигналов на выходах дешифратора 32, с третьего по четырнадцатый, формируетс  сигнал прерывани  в ЭВМ. Длительность его равна 12 периодам . Если за это врем  сигнал 6 прерывани  (низкий уровень) не сбросит- с , по наличию низкого уровн  на четырнадцатом выходе первого дешифратора через элемент ИЛИ 28 подаетс  запрещающий низкий уровень на вход элемента И 29 и в результате прекращаетс  подача тактовых импульсов генератора.

Длительности сигналов шин 48, 52 и 53 должны быть достаточными дл  чтени  (записи) из (в) статического ОЗУ, т.е. 150 НС.

Работа устройства сопр жени  начинаетс  (фиг. 3) с записи эталонных кодов, соответствующих скорост м работы различных ТА, в элемент 59 пам ти при наличии высокого уровн  на шине 26 , согласно разр дам адреса, поступающим на ЭВМ по шине 18 и данным по шине 19. Этот же сигнал , проход  через элемент НЕ 60, запрещает выдачу сигнала 26 разрешени  работы через управл ющий вход схемы сравнени  кодов 60 и, проход  через элемент ИЛИ 57, сбрасывает счетчик 61, способству  тем самым записи нулевых кодов через шины информационных входов в элемент 58 пам ти по сигналу 53 ЗАПИСЬ .

После установки сигнала на шине 25 в состо ние О начинаетс  работа устройства сопр жени . Длительность удержани  сигнала 25 зависит от количества ТА, дл  которых необходимо произвести занесение кодов скростей работы.

В каждом интервале Т, производитс  чтение из элемента 58 пам ти кода i-ro ТА (первоначано равен нулю, где ), опредеп к цего интервал времени от начала вьщачи или приема разр да информации соответственно в блок 9 или 3, а также кода эталона и элемента 59 пам ти по сигналу на тине 48.

При совпадении кодов на выходе схемы 62 сравнени  по вл етс  сигнал 26 высокого уровн , разрешающий прием (вьщачу) разр да информации. Этот же сигнал сбрасывает содержимое счетчика 61 с задержкой, обусловленной поступлением сигнала по шине 53 (соответствует шестнадцатому такту, фиг. , За).

Суммарна  длительность шестнадцати тактов равна длительности сигнала на шине 41 (фиг, 7Ь). Работа с i-M ТА происходит с периодом 2КТз, равным 312,5 мкс. Это число кратно длительности разр дов дл  всех возможных скоростей работы ТА и дает возможность подсчетом этих интервало определить длительность разр да информации tp/2 в БЗС 24.

Назначением ВУ 17  вл етс  отсчет интервалов времени и 7,5 выдача сигцалов / 12 и 15 сдвига, выдача сигналов окончани  работы по приему или вьщаче знака информации соответственно на шинах 13 и 16 за i-й ТА. Во времй общего сброса (наличие низкого уровн  на шине 20) или при записи эталонных кодов в элемент 59 пам ти (наличие высокого уровн  на шине 25) происходит обну ление счетчика 70 сигналов с выхода элемента ИЛИ 64, стробированным сигналом записи по шине 52, запись обнуленного значени  счетчика 70 в элемент 69 пам ти по адресу, поступающему с шин 41-46.

При работе по отсчету времени выполн ютс  следукйцие операции: чтение из элемента 69 пам ти{ занесение прочитанного кода в счетчик 70 по сигналу 47{ увеличение на единицу содер- жимого счетчика 70 по сигналу с шины 49 при наличии Сигнала на шине 26, запись содержимого счетчика 70 в элемент 69 пам ти.

Формирование сигналов сдвига происходит следующим образом.

Стробирующий импульс с шины 51 поступает позже сигнала с шины 49

0

5

0

5

(фиг. 7q), по которому увеличиваетс  на единицу содержимое счетчика 70. На фиг. 8 условно показано врем  удержани  сигнала на выходе младшего 5 разр да этого счетчика, а на фиг.8Ь, показаны соответственно прием и вьг- дача разр дов информационного знака относительно сигнала на фиг. 88. Первоначально на младшем разр де счетчика 70 (после чтени  из элемента пам ти) - низкий уровень. При поступлении в БУ 17 первого сигнала с шины 26 и сигнала с шины 49 на младшем разр де счетчика 70 по вл етс  сигнал высокого уровн  с задержкой срабатывани  счетчика t « «50 НС. После этого на одном из выходов 12 или 15 по вл етс  сигнал сдвига высоким уровнем по сигналу с шины 51.

При поступлении в БУ 17 следующего сигнала с шины 26 через второй интервал tp/2 (фиг. 8) по сигналу с шины 49, значение младшего разр да счетчика 70 становитс  равным нулю, и при по влении сигнала с шины 51 сигнал сдвига (с шины 12 или 15) не выдаетс . Таким образом, сигналы сдвига вьщаютс  через ин0

5

5

тервалы времени, равные tg (см.

фиг. 8 &, 2 ) на нечетные импульсы с шины 26.

Окончание приема (передачи) знака информации производитс  после того, как счетчик 70 сосчитает 15 или 16 интервалов. Тогда на одном из выходов, соответствующем приему (13) или выдаче (16) по витс  сигнал высокого уровн  (фиг. 8&, е).

Прием знаков с ТА происходит в блоке 3 следующим образом (фиг, 5).

Код адреса ТА с шин 41-46 поступает на входы коммутатора 78, элементов 79 и 93 пам ти на первые ин- 5 формационные входы коммутатора 94 с трем  состо ни ми и держитс  в течение периода изменени  адреса Tj. В течение Т (фиг. 7а) происходит: чтение знаков в элементы 79 и 93 при наличии совпадени  сигналов на шинах 41 и 48 на входе элемента И 764 занесение информадаи, прочи- ;танной из элемента 79 пам ти, на регистр 85 сдвига по сигналу на шине 47 сдвиг регистра 85 по сигналу СПЗ на шине 12 (т.е. занесение значени  нового разр да информации с выхода коммутатора 78){запись

измененного содержимого регистра 85 в элемент 79 пам ти при совпадении сигналов шинах 41 и 52 на входе элемента И 77,

При поступлении сигнала СТАРТ на одну из шин 2,-2, соответствующего коду адреса ТА на шинах 42- 46, на выходе коммутатора 78 по вл етс  сигнал низкого уровн , который инвертируетс  на элементе НЕ 82 и поступает на вход элемента И 87, на другие входы которого поступают сигналы записи с выхода элемента И 77 и сигнал с выхода элемента НЕ 83, указывающий на отсутствие ПЗ на ши«е 11. Совпадение эти трех сигналов дает сигнал высокого уровн , которъ1й, проход  через эле-г мент ИЛИ 89, поступает на вход ЗАПИСЬ элемента 93 пам ти. На информационный вход в это врем  поступает сигнал высокого уровн  с выхода элемента НЕ 82.

Сигнал ПЗ на щине 11 может быть сброшен или сигналом.ОПЗ (высокий уровень на шине 13), означающим окончание приема знака с ТА, или сигналом ОБОЩЙ СБРОС (низкий уровень на шине 20).

Во врем  приема знака значение сигнала СТОП заноситс  на регистр 85 сдвига два раза (седьмым и восьмым сигналами сдвига на шине 12). На дешифратор 88, служащий дл  определени  окончани  приема знака информации, подаетс  только значение ., полученное на седьмом сдвиге (нА третий вход). На второй его вход подаетс  сигнал с выхода восьмого разр да регистра 85 сдвига низким уровнем (разр д СТАРТ), а на первый вход дешифратора 88 подаетс  сигнал ОПЗ с шины 13. При этом на выходе по вл етс  сигнал прерывани  в ЭВМ . (шина 6) низким уровнем, который по- ступает также на вход узла 92 свертки . Инверси  этого сигнала на элементе НЕ 91 подаетс  на вход узла 9|2 свертки. Эти два управл ющих сигнала совместно с п тью разр дами ин- формации с выходов регистра 85 с второго по шестой определ ют формирование контрольного разр да, который совместно с разр дами информации подаетс  на вторые входы коммута тора 94.

До выдачи прерывани  в ЭВМ на шине 4, соединенной с входом управле

25

5 0 5

2510928

НИН третьим состо нием коммутатора 94, поддерживаетс  высокий уровень удержани  его выходов в высокоомном состо нии, а на шину 5 (адресный 5 вход) подаетс  низкий уровень. Как только обрабатываетс  прерывание в ЭВМ на шину 4 подаетс  низкий уровень , на шине 5 остаетс  низкий уровень и на выход коммутатора 94 пода10 ютс  разр ды адреса ТА. После приема адреса ТА на шину 5 подаетс  высокий уровень и на выход коммутатора поступают разр ды знака телеграфной информации. После приема

15 знака информации на шину 4 подаетс  высокий уровень, который в сочетании с высоким уровнем на шине 5, проход  через элемент И-НЕ 80 и элемент И 84, низким уровнем сбрасыва20 ет регистр сдвига. После этого снимаетс  сигнал прерывани  в ЭВМ с шины 6 (с выхода четвертого дешифратора ) , нулевое значение регистра 85 сдвига записываетс  в элемент 79 пам ти и цикл формировани  и выдачи в ЭВМ знака информации завершаетс . С выходов преобразователей Ij-l за те номера ТА, которые не подклю-

чены к устройству сопр жени , должен

tit ti « .

30

5

0

выдаватьс  уровень I.,

Работа блока 9 (фиг. 6) происходит следующим образом.

По шинам 18 и 19 из ЭВМ поступают соответственно код адреса ТА и код передаваемого знака с восьмым стартовым, а также первым и вторым стоповыми разр дами. Разр ды информационного знака записываютс  в разр ды с третьего по седьмой причем старший разр д знака находитс  на седьмой позиции.

При подаче высокого уровн  на шину 10 передним фронтом происходит занесение адреса ТА и знака информации соответственно на первый 98 и второй 99 регистры. Высокий уровень первого разр да регистра 98 используетс  как запрос на запись знака во второй 112 и запись ПВ в первый 115 элементы пам ти и поступает на управл ющий вход схемы 100 сравнени , выход которой поступает на входы коммутаторов 104, 105, 107 и на первый вход элемента ИЛИ 103. Коммутаторы 104, 105 и 107 переключаютс  и на адресные входы элементов 112 и 115 пам ти подаютс  разр ды регистра 98 с четвертого по восьмой с вы9

ходов коммутаторов 10А и 107, На информационные входы элемента 112 пам ти подаютс  разр ды регистра 99 с первого по восьмой через коммутатор 105.

Дп  формировани  сигнала ЗАПИСЬ дл  элементов 112 и 115 пам ти необходимо совпадение высокого уровн  с выхода элемента РШИ 103, сигнала шины 41, инвертированного на элементе НЕ 101, и сигнала ЗАПИСЬ (шина 52) на элементе И 109, Высокий уровень с выхода элемента И 109 разрешает запись в элементы 112 и 115 пам ти, В случае записи в зле- мент 112 пам ти информационного знака (информационные разр ды регистра 99 с первого по восьмой) и элемент 115 пам ти записываетс  сигнал высокого уровн  с выхода элемента НЕ 108, В конце цикла записи на элементе И-НЕ 102 совпадением сигналов на шине 41 ПВ, на шине 52 и выходе. схемы 100 сравнени  формируетс  сигнал сброса регистров 98 и 99 низко- го уровн . Длительность сигнала на шине 52 равна длительности Т, (около 350 не),

После окончани  записи информационного знака в элемент 112 пам - ти начинаетс  автономна  от ЭВМ поразр дна  выдача его на ТА, котора  состоит из следующих тактов: чтение из элементов 112 и 115 пам ти соответственно знака информации и ПВ 41 по высокому уровню сигнала на выходе элемента И 106; занесение информационного знака в регистр 114 сдвига по отрицательному фронту сигнала на шине 47 занесение значени  восьмого старшего разр да регистра 114 сдвига в один из триггеров 95| - 95 по переднему положительному фронту сигнала на шине 15 СВЗ, Триггер i-го ТА определ етс  синхросигналом с выхода первого демультиплексора, на адресные входы которого подаютс  шины 42-46 адреса TAf сдвиг содержимого регистра 114 задним отрицательным фронтом сигнала на ши- не 15 СВЗ«, запись содержимого регистра 114 в элемент 112 пам ти (через входы коммутатора 105) при наличии высокого уровн  на выходе элемента И 109.

Третье и четвертое из указанных действий выполн ютс  в случае поступлени  сигнала по шине 15. Так как

9210

информационный последовательный вход соединен с землей, то на позиции сдвигаемого младшего разр да записываютс  нули. Если сигнала сдвига нет, то в элемент 112 пам ти записываетс  неизменное значение содержимо- го регистра 114 сдвига.

Значение разр да информации, занесенное на один из триггеров 95, держитс  на шинах до следующего сдвига регистра 114, Сигнал, поступающий по шине 16 ОВЗ, держитс  до конца периода Тз и, проход  через .элементы ИЛИ 97 и 103, при совпадении с сигналом на шине 52 производит запись содержимого регистра 114 (высокий уровень на восьмом и низкий - на остальных разр дах) в элемент 112 пам ти и сигнала низкого уровн  с выхода элемента НЕ 108 в элемент 115 пам ти (сигнал ПВ), Запись низкого уровн  в элемент 115 пам ти (адрес соответствует коду на шинах 42- . 46, поступающему через коммутатор 107) означает, что в БЗС 24 прекратитс  подсчет временных интервалов до следующего получени  знака информации и адреса ТА от ЭВМ, Дл  первоначальной установки схемы используетс  сигнал ОБЩИЙ СБРОС на шине 20, поступающий (низким уровнем) на входы установки в единичное состо ние триггеров 95(-95ц и на вход установки в нуль регистра сдвига. Этот же сигнал через элемент НЕ 96 и элемент ИЛИ 103 аналогично сигналу ОВЗ, поступающему по шине 16, производит запись в элементы 112 и 115 пам ти первоначальных нулевых значений знака информации и ПВ соответственно .

Дл  того чтобы в блоках 3 и 9 по адресам всех ТА были записаны при первоначальном включении устройства сопр жени  нулевые значени  ПЗ 11 и ВЗ 14 надо, чтобы длительность сигнала на шине 20 была равна i N-312,5 МКС,

Если занесение в регистры 98 и 99 происходит редко с интервалами t T,j 2 N, то оно может производитс  асинхронно. В этом случае информационный знак и номер ТА запоминаютс  соответственно на регистрах 98 и 99, В момент совпадени  адреса ТА с регистра 98 и адреса ТА, выдаваемого с блока 21, происходит занесеII

ние знака информации в элемент 112 пам ти.

В случае необходимости занесени  информаиионньгх знаков дл  нескольких ТА (выдача происходит ча- ще, чем ) необходимо синхронизировать выдачу информационных знаков на ТА с адресами, которые выдаютс  из блоков 21 . Затем с интервалом смены адресов блока 21, равным Т, выдаютс  знаки в следующие ТА, Информацию о номере ТА ЭВМ может получить с двунаправленной шины 19 (необходимо подать сигнал низкого уровн  на шину А).

В случае, если программе ЭВМ необходимо знать о занесении в блок 9, а затем о выдаче на ТА знака, можно организовать прерывание 2 и прерывание 3 соответственно о положительном и отрицательном перепадах сигнала на шине 14.

Claims (1)

1. Формула изобретени 

   Устройство дл  сопр жени  ЭВМ с телеграфными аппаратами, содержащее блок опроса, две группы преобразователей уровней сигналов, два блока подключени  к телеграфным аппаратам , блок управлени , группа информационных входов первого блока подключени  к телеграфным аппаратам через преобразователи уровней сигналов первой группы подключена к выходам телеграфных аппаратов, группа .информационных выходов второго блока подключени -к телеграфным аппаратам через преобразовател уровней сигналов второй группы подключе на к входам телеграфных аппаратов, выходные адресна  и управл юща  щи- ны блока опроса подключены соответственно к адресному и управл ющему, входам первого и второго блоков подключени  телеграфных аппаратов, отличающеес  тем, что, с целью сокращени  оборудовани  и повышени  производительности, устройство содержит блок задани  скорое- тей, состо щий из двух элементов пам ти , счетчика, схемы сравнени , двух компараторов, элементов И, ИЛИ и НЕ, при этом выход первого коммутатора соединен со счетным входом счетчика, информационный вход которого соединен с выходом первого элемента пам ти, а вход сброса - с вы

   5 О 5

   5

   5

   109212

   ходом элемента ИЛИ, выход счетчика соединен с информационным входом первого элемента пам ти и первым информационным входом схемы сравнени , ВТО,ой информационный и разре- шаюпц й входы которой соединены соответственно с выходом второго элемента пам ти и выходом элемента НЕ, выход схемы сравнени  соединен с первым входом элемента И, выход которого соединен с первым входом элемента ИЛИ, первый информационный вход второго коммутатора соединен с адресной птной ЭВМ, а второй информационный вход и адресный вход первого элемента пам ти соединены с вьтходной адресной шиной блока опроса, выход второго коммутатора соединен с адресным входом второго элемента пам ти, информационный вход которого соединен с шиной данных ЭВМ, первьй управл ющий вход второго коммутатора, второй вход элемента ИЛИ, вход записи второго элемента пам ти и вход элемента НЕ соединены с шиной записи ЭВМ, кроме того, блок опроса содержит два счетчика, два дешифратора,

   элемент ИЛИ, три элемента И, п ть элементов НЕ, при этом в блоке опроса выход элемента ИЛИ соединен с первым входом первого элемента И, выход которого соединен со счетным входом первого счетчика, группа разр дных выходов которого соединена с группой входов первого дешифратора , разр дный выход первого счетчика соединен с входом первого дешифратора и счетным входом второго счет- чик а, вход сброса которого через второй дешифратор подключен к группе выходов его старших разр дов, вход сброса первого счетчика соединен с шиной общего сброса устройства,первый и второй выходы первого дешифратора соответственно через первый и второй элементы НЕ соединены с первыми входами второго и третьего элементов И, вторые входы которых и второй вход первого элемента И подключены к тактовому выходу ЭВМ, выходы второго счетчика образуют выходную аДрГесную шину блока, выходы второго и третьего элементов И и выходы первого - п того элементов НЕ образуют выходную управл к цую шину бло- .ка, третий, четвертый, п тый и шестой выходы первого дешифратора соединены соответственно с входом трегьего элемента НЕ, первым входом элемента ИЛИ и входами четвертого и п того элементов НЕ, выходы второго элемента НЕ, второго элемента И,п г- того элемента НЕ, первого элемента НЕ череэ выходную управл ющую шину соединены соответственно с первым информационным входом первого коммутатора , разрешающим входом счетчика , вторым входом элемента Ни входом записи первого элемента пам ти , входами чтени  nepieoro и второго элементов пам ти блока задани  скоростей, второй управл ющий вход второго коммутатора, разрешающий вход первого элемента пам ти блока задани  скоростей соединены с выходом первого разр да второго счетчика блока опроса, причем блок уп

   равлени  содержит элемент пам ти.

   счетчикi дешифратор, два элемента ИЛИ, п ть элементов И, два элемента И-НЕ и элемент НЕ, при- этом в блоке управлени  адресный вход элемента пам ти соединен с выходной адрес- ной шиной блока опроса, а выход соединен синформационным входом счет- чика, счетный вход и вход сброса которого соединены соответственно с выходами первого элемента И и перво- го элемента ИЛИ, первый вход которого через элемент НЕ соединен с пганой общего сброса устройства, а второй вход - с шиной записи ЭВМ, первые входы первого и второго элементов И соединены с выходом схемы сравнени  блока задани  скоростей, второй вход первого элемента И соединен через выходную управл ющую шину с выходом третьего элемента И блока опроса, выход четвертого элемента НЕ которого соединен через выходную управл гющую шину со вторым входом второго и первым входом третьего элементов И блока управлени , в ко- тором вьгход первого элемента ИЛИ содинен с вторым входом третьего элемента И, выходы второго и третьего элементов И через второй элемент ИЛИ соединены с входом записи эле- мента пам ти, информационный вход которого соединен с группой разр дных выходов счетчика, соединенных также с входами дешифратора, первый   второй выходы которого соединены с первыми входами четвертого и п того элементов И, выходы первого элемента И, первого и третьего эле

   ментов НЕ блока опроса через выходную управл ющую шину соединены соответственно с разрешающим входом счетчика , входом чтени  элемента пам ти и первыми входами первого и второго элементов блока управлени , вторые входы которых соединены с выходом первого разр да счетчика кроме того, первый блок подключени  к телеграфным аппаратам содержит регистр сдвига, два коммутатора, два элемента пам ти, дешифратор, четыре

   элемента И, два элемента ИЛИ, элемент И-НЕ, п ть элементов НЕ и узел свертки, при этом информационные входы первого коммутатора образуют группу информационных входов блока, а выход соединен с последовательным информационным входом регистра сдвига , параллельный информационный вход которого соединен с выходом первого элемента пам ти, информационный вход которого соединен С параллельным выходом регистра сдвига, первым входом узла свертки и первым информационг ным входом второго коммутатора, выход которого соединен с шиной данных ЭВМ, а второй информационный вход, адресный вход первого и второго элементов пам ти управл ющий вход первого коммутатора и первые входы второго и первого элементов И образуют адресный вход блока, установочный вход регистра сдвига соединен с выходом третьего элемента И, первый вход которого соединен с выходом элемента И-НЕ, вьгход второго элемента пам ти через первый элемент НЕ соединен с первым входом четвертого элемента И, второй вход которого соединен с информационным входом второго элемента пам ти и через второй элемент НЕ - с выходом первого коммутатора, а выход соединен с первым входом первого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго элемента ИЛИ и входом записи второго элемента пам ти, вход чтени  которого соединен с вы- ходо2 первого элемента И, соединенным также с входом чтени  первого элемента пам ти, вход записи которого и третий вход четвертого элемента

   И соединень; с выходом второго элемен- та И, выход третьего элемента НЕ соединен с первым входом второго элемента ИЛИ, первый и второй разр дные выходы регистра сдвига соединены с первым и вторым входами дешифратора,

   13

   выход которого непосредственно и через четвертый элемент НЕ соединен с вторым и третьим входами узла свертки , выход которого соединен с соответствующим входом первой группы вх дов второго коммутатора, первый разр дный выход регистра сдвига соединен с соответствующим разр дом информационного входа первого элемента пам ти и соответствующим вхо- дом второй группы информационных входов второго коммутатора, выход второго элемента ИЛИ через п тый элемент НЕ соединен с информационным входом второго элемента пам ти, вы- ход дешифратора соединен с шиной прерывани  ЭВМ и с вторым входом элемента ИЛИ блока опроса, вход третьего элемента НЕ и второй вход третьего элемента И соединены с шиной об- щето сброса устройства, второй вход второго элемента ИЛИ и третий вход дешифратора соединены с выходом четвертого элемента И блока управлени , выход первого элемента И-НЕ которо- го соединен со входом сдвига регистра сдвига, первого блока подключени  к телеграфным аппаратам, вход переключени  в третье состо ние и управл ющий вход второго коммутато- ра подключены соответственно к шинам Строб выдачи и Код выдачи ЭВМ, соединенным также с первым и вторым входами элемента И-НЕ, вход разрешени  параллельной записи ре- гистра сдвига и вторые входы первого и второго элементов И соединены соответственно с выходом второго элемента И,, первого и четвертого элементов НЕ блока опроса, выход вто- рого элемента пам ти первого блока подключени  к телеграфным аппаратам соединен с третьим входом первого элемента И-НЕ, вторым входом четвертого элемента И блока управлени  и вторым информационным входом первого коммутатора блока задани  скоростей , кроме того, второй блок подключени  к телеграфным аппаратам содержит два элемента пам ти, регистр сдвига, два демультиплексора, группу триггеров, два регистра, схему сравнени , три коммутатора, два элемента ИЛИ, два элемента И, элемент И-НЕ и п ть элементов НЕ, при этом выходы триггеров группы образуют группу информационных выходов блока , а их информационные и строби09216

   рующие входы соединены соответственно с выходами первого и второго  е- мультиплексоров, а входы сброса подключены к шине общего сброса уст- ро йства, соединенной с входом сброса регистра сдвига и через первый элемент НЕ - с- первым входом первого элемента ИЛИ, выход которого соединен с первым входом второго элемента ИЛИ и через второй элемент НЕ - с информационным входом первог элемента пам ти, входь чтени  и записи первого и второго элементов пам ти ..соединены соответственно с выходами первого и второго элементов И, адресный и информационный входы второго элемента пам ти соединены соответственно с выходами первого и второго коммутаторов, первые группы информационных входов которых соединены соответственно с в;ыходами первого и второго регистров, информационные и установочные входы которых соединены соответственно с шинами адреса и данных ЭВМ и с выходом элемента И-НЕ, первый вход которого, управл кщце входы первого, второго и третьего коммутаторов, второй вход второго элемента ИЛИ соединены с ходом схемы сравнени , перва  и втора  группы информационных входов которой соединены соответственно с группой выходов первого регистра, соединенной с первыми информационными входами первого и третьего коммутаторов и выходной адресной шиной блока опроса, соединенной с вторыми информационными входами первого и третьего коммутаторов и адресными входами первого и второго демуль- тийлексоров, информационные входы которых соединены соответственно с выходами третьего и четвертого эле- .ментов НЕ, последовательный выход

   регистра сдвига соединен с входом четвертого элемента НЕ и информа- ционньм входом второго коммутатора, втора  группа информационных входов которого соединена с параллельным выходом регистра сдвига, параллельный информационный вход которого соединен с выходом второго элемента пам ти, выход первого элемента пам ти соединен с вторым входом элемента И-НЕ, выход второго элемента ИЛИ соединен с первым входом второго элемента И, второй вход которого и первый вход первого элемента И

   п

   соединены с выходом п того элемента НЕ, разр дный выход первого регистра соединен с управл ющим входом схемы сравнени , выход третьего коммутатора соединен с адресным входом первого элемента пам ти, выход которого соединен с третьим входом второго элемента И-НЕ и вторыми входами п того элемента И и второго элемента И-НЕ блока управлени  и вторым информационным входом первого коммутатора блока задани  скоростей, вход сдвига регистра сдвига и вход третьего элемента НЕ второго блока подключени  к телеграфным аппаратам соединены с выходом второго элемента И-НЕ блока управлени , третьи вхо1251 .09218

   ды элемента И-НЕ и второго элемента И второго блока подключени  к телеграфным аппаратам через выходную управл ющую щину соединены с выходом четвертого элемента НЕ блока опроса , второй вход первого элемента И через выходную управл ющую шину соединен с выходом первого элемента НЕ блока опроса, вход п того элемента НЕ через выходную адресную щину соединен с выходом первого разр да второго счетчика блока опроса, разрещающие входы первого и второго регистров соединены с щиной Строб 15 знака ЭВМ, второй вход первого элемента ИЛИ соединен с выходом п того элемента И блока управлени .

   0

   il

   фиг.1

   го s

   222S

   фиг. 5

   фив.2

   26

   tS 22

   23

   22

   20

   «

   yOOffC

   1

   fSOtK r

   p

   гощ

   27 I шв « mm lшг-ггпlШ-Ш-MжlLJЦш m ц,

   3 Д tf g 7 9 9 JO n 12 n 19- fS №

   7.

   5г1У

   ps

   ,9Омс

   iOtfc

   -fc

   35 sjs SL

   «/«r

   .

   4 2 Ъ 5 S 7 в 9 10 11 12 13 П 15 16

   /2ГГ/73) IIIIIIIII

   1Ъ(ОЛЗ}

   1б(ОвЪ)

   фиг. 8