SU1213528A1

SU1213528A1 - Синхронизирующее устройство

Info

Publication number: SU1213528A1
Application number: SU843761259A
Authority: SU
Inventors: Роман-Андрей Дмитриевич Иванцив; Юрий Владимирович Елизаров; Марат Петрович Цырульник
Original assignee: Предприятие П/Я В-8751
Priority date: 1984-05-30
Filing date: 1984-05-30
Publication date: 1986-02-23

Abstract

Изобретение относитс к импульсной технике и может быть использовано в системах управлени , а также при согласовании ЦВМ с малоскоростными внешними устройствами. Цепь изобретени - повьшение достоверности считываемой информации. Устройство содержит шины 1 - синхронизируемых импульсов, 2 - тактовых импульсов, 3 - запуска, преобразователь 4 последовательного кода в параллельный , инвертор 5, логический элемент (ЛЭ) И-НЕ 6, триггеры 7 и 12, счетчики импульсов 8 и 15, дешифратор 9, формирователь 10 заднего фрЬнта, формирователь 11 переднего фронта ЛЭ И 13, шину 14 синхронизирующих импульсор ЦВМ, ЛЭ ИЛИ 16, преобразователь параллельного кода в последовательный 17, выходную шину 18. Работа устройства по сн етс временными диаграммами, приведенными; в описании изобретени . 2 ил. I и I S

Description

Изобретение относитс к импульсной технике и может использоватьс в системах управлени , а также при согласовании ЦВМ с.малоскоростными внешними устройствами.

Цель изобретени - повышение достоверности считываемой информации.

На фиг. 1 приведена структурна схема синхронизирующего з стройст- ва на фиг. 2 - временные диаграммы, по сн ющие его работу.

Синхронизирующее устройство содержит шину 1 синхронизируемых импульсов , 2 - тактовых импульсов, 3 - запуска, преобразователь 4 последовательного кода в параллельный, инвертор 5, элемент И-НЕ 6, первый триггер 7, счетчик 8 импульсов, дешифратор 9, формирователь 10 заднего фронта, формирователь 11 перед- Hei o фронта, второй триггер 12, элемент И 13, шину 14 синхронизирующих импульсов ЦВМ, второй счетчик 15 импульсов, элемент ИЛИ 16, преобразователь параллельного кода в последовательный 17, выходную шину 18,По шине 1 на информационный вход преобразовател 4 последовательного кода в параллельный поступает информаци , снимаема с магнитной ленты магнитофона звукозаписи после соответствующего преобразовани . По шине 2 тактовые импульсы считывани информации поступают на вхоД синхронизации преобразовател 4 и через инвертор 5 - на вход синхронизации счетчика 8 и один из входов дешифратора 9, перва группа выходов .преобразовател 4{1...п) соединена с элементом И-НЕ 6, а втора группа выходов преобразовател 4(2...п + 1) подключена к информационным входам преобразовател 17. Выход элемента И-НЕ 6 соединен с входом синхронизации первого триггера 7, информационный вход которого подключен к потенциалу логической единицы. На вход установки в О поступает сигнал разрешени , например команда, Воспроизведение. Инверсный выход триггера 7 соединен с разрешающим входом счетчика 8. Первый и п-й выходы счетчика 8 подключены к входам дешифратора 9, выход которого соединен с входами формирователей 10 и 11. Выход формировател 10 подключен к входам установки в О преобразовател 4

2135282

и счетчика 8 и к входу установки в 1 второго триггера 12 информационный вход которого соединен с потенциалом логического О, пр мой

5 выход, подключен к элеме нту И 13, а инверсньй выход - к входу установки режима работы преобразовател 17. По шине 14 синхроимпульсы от ЦВМ или автономные импульсы с частотой

10 повторени синхроимпульсов ЦВМ поступают на второй вход элемента И 13, выход которого подключен к входу синхронизации второго счетчика 15 и одному из входов элемента ИЛИ 16,,

15 второй вход которого соединен с выходом формировател 11. Выход элемента ИЛИ 16 подключен к синхро- входу преобразовател 17, шина 18 которого вл етс выходом устройст20 ва. Выход счетчика 15 соединен с входом синхронизации триггера 12. Устройство работает следующим образом.

Дл обеспечени работы устройст25 ва синхронизации на магнитную ленту в начале каждой зоны информации ввод т служебные слова дл синхронизации . Слова дл синхронизации выбирают такими, чтобы они отличались

20 от информационных слов, например записывают один или несколько байт единиц. При записи синхропосыпки последний разр д посылки представл ет собой разр д проверки на четность и при четном количестве еди- ниц содержит нулевую информацию.

В исходном состо нии отсутствует команда Воспроизведение, триггеры 7 и 12 установлены в нулевое состо ние , счетчики 8 и 15 также в нулевом состо нии. При поступлении на шину 1 синхронизируемых сигналов (фиг. ) в моменты действи тактовых импульсов шины 2 (фиг. 2сх) происходит запись и сдвиг информации в преобразователе 4. Преобразователь 4 представл ет собой (п + 1)-разр дный регистр, работающий в режиме сдвига информации, где п-разр дов составл ет длительность информационной посылки, (п + 1)-й разр д - разр д четности. При наличии 6 информации синхрослова (фиг. 2&) в некоторый момент времени на первой группе выходов (1...п) преобразовател 4

наход тс единичные сигналы, в результате чего на выходе элемента И-НЕ 6 сформируетс отрицательный перепад и при передаче на выход

40

n + 1 бита четности элемента И-НЕ 6 перейдет в исходное состо ние, т.е. сформируетс положительный перепад (фиг. 2 &) . По положительному перепаду на выходе элемента И-НЕ 6 и при наличии команды воспро- 1:зведени (фиг. 2 г) триггер 7 установитс в единичное состо ние, разрешив тем самым подсчет тактовых импульсов счетчиком 8 (фиг. 2€, ж ,

3, )

Таким образом, происходит синхронизаци счета тактовых импульсов шины 2, в результате чего происходит соответствие считывани информации и тактовых импульсов. Информаци пер вого бита считываетс по первому такту, второго - по второму, n + 1 бита по n + 1 такту. После прохождени n + 1 тактового импульса по шине 2 на дешифраторе 9 выдел етс п + 1 тактовый импульс (фиг. 2к.) и на выходах формирователей 10 И 11 формируютс сигналы, . соответствуюш.ие переднему и заднему фронтам n + 1 импульса, (фиг. 2д, м ). Преобразователь параллельного кода в последо- вательньй 17 представл ет собой сдвиговый регистр. В исходном состо нии он находитс в режиме записи параллельной информации и по сигналу с выхода блока 11 переписывает информацию с второй группы (2...(п + + 1) выходов преобразовател 4 на выход преобразовател 17.

Сигналом с выхода формировател 10 в исходное состо ние устанавливаютс счетчик 8, преобразователь 4, триггер 12 перебрасываетс в единичное состо ние (фиг. 2, 11). Преобразователь 17 переводитс в режим сдвига. Тактовые импульсы с частотой повторени , равной такту ЦВМ, через элемент 13 И поступают на вход синхронизации преобразовател 17, в результате чего на шине 18 формируетс последовательный код, который поступает на ЦВМ. Одновременно тактовые импульсы поступают на синхровход счетчика 15. После передачи в ЦВМ установленного п-числа бит триггер 12 и преобразователь 17 устанавливаютс в исходное состо ние .

Claims

Формула изобретени 55

Синхронизирующее устройство, содержащее первый счетчик импульсов.

10

f5

20

25

5

213528 .4

два триггера, шину тактовых импульсов , соединенную с входом инвертора , элемент И-НЕ,. отличающеес тем, что, с целью повыше- 5 ни достоверности считываемой информации , в него введены второй счетчик импульсов, дешифратор, преобразователь параллельного кода в последовательный, элемент И, формирователь заднего фронта, формирователь переднего фронта, элемент ИЛИ и преобразователь последовательного кода в параллельный, информационный вход которого соединен с шиной синхронизируемых импульсов, вход синхронизации подключен к входу инвертора, а перва группа выходов соединена с входами элемента И-НЕ, выход которого подключён к входу синхронизации первого триггера, информационный вход которого подключен к потенциалу логической еди- ницы, вход установки в О первого триггера соединен с шиной запуска, а его инверсный выход подключен к входу разрешени первого счетчика импульсов, вход синхронизации которого соединен с инверсным входом дешифратора и выходом инвертора, а выходы счетчика импульсов подключены к входам дешифратора выход которого соединен с входами формирователей переднего и заднего фронтов , выход формировател заднего фронта подключен к входам установки

30

35

0

5

0

в О преобразовател последовательного кода в параллельный, первого счетчика импульсов и к входу установки в 1 второго триггера, инфор- мационн гй вход которого соединен с потенциалом логического нул , пр мой выход второго триггера подключен к первому входу элемента И,

второй вход которого соединен с шиг, ной синхронизирующих импульсов, выход элемента И подключен к входу синхронизации второго счетчика импульсов и к первому входу элемента ИЛИ, второй вход которого соединен с выходом формировател переднего фронта, а выход элемента ИЛИ соеди- нен с входом синхронизации преобразовател параллельного кода в последовательный, вход установки режима которого подключен к инверсному выходу второго триггера, а его информационные входы подключены к второй группе выходов преобразо- .ватап последовательного кода в

параллельный, причем вход синхронизации второго триггера соединен с

Составитель Ю.Сибир к Редактор Н.Гунько Техред Т.Дубинчак Корректор,в,Синицка

Заказ 785/60 Тираж 818Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб., д. 4/5

Филиал Пт Патент, г. Ужгород, ул. Проектна , 4

соответствующим выходом второго счетчика импульсов.