SU1385129A1 - Устройство дл сопр жени каналов св зи с ЭВМ - Google Patents

Description

равлени  содержит триггер, элемент задержки , три элемента ИЛИ, два элемента НЕ, шесть элементов И, первый вход первого элемента И соединен с первым входом второго элемента И и  вл етс л первым входом запуска блока управлень,, вход элемента задержки  вл етс  вторы;. входом запуска блока управлени , выход первого элемента ИЛИ соединен со счетным входом триггера и  вл етс  первым выходом блока управлени , выходы второго и третьего элементов ИЛИ  вл ютс  вторым и третьим выходами блока управлени  соответственно , второй вход первого элемента И соединен с входом первого элемента НЕ, с первым входом первого элемента ИЛИ и  вл етс  первым входом разрешени  чтени  блока управлени , второй вход второго элемента И соединен с входом второго

элемента НЕ, с вторым входом первого элемента ИЛИ и  вл етс  вторым входом разрешени  чтени  блока управлени , при этом в блоке управлени  выходы первого и второго элементов И соединены с первыми входами второго и третьего элементов ИЛИ соответственно, вторые входы которых соединены с выходами третьего и четвертого элементов И соответственно, первые входы которых соединены с вцхода- ми п того и njecToro элементов И соответственно , первые входы которых соединены с выходами первого и второго элементов НЕ соответственно, вторые входы п того и шестого элементов И соединены с единичным и нулевым выходами триггера соответственно, выход элемента задержки соединен с вторыми входами третьего и четвертого элементов И.

1

Изобретение относитс  к вычислительной технике и предназначено дл  организации ввода в электронно-вычислительную машину (ЭВМ) информации, поступаюш,ей из канала св зи.

Целью изобретени   вл етс  увеличение- быстродействи .

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - схема блока управлени .

Устройство содержит (фиг. 1) первый элемент НЕ 1, второй элемент И 2, первый элемент И 3, первый триггер 4, первый элемент ИЛИ 5, второй элемент НЕ 6, третий элемент НЕ 7, группу элементов И 8, третий элемент И 9, четвертый элемент И 10, п тый элемент И 11, второй триггер 12, генератор 13 импульсов, первый счетчик 14, второй элемент ИЛИ 15, дешифратор 16, третий триггер 17, четвертый триггер 18, регистр 19, блок 20 управлени , второй счетчик 21, третий счётчик 22, первый буферный регистр 23, второй буферный регистр 24, мультиплексор 25.

Блок 20 управлени  содержит элемент 26 задержки, первый элемент ИЛИ 27, триггер 28, первый элемент НЕ 29, п тый элемент И 30, шестой элемент И 31, второй элемент НЕ 32, третий элемент И 33, первый элемент И 34, четвертый элемент И 35 второй элемент И 36, второй элемент ИЛИ 37, третий элемент ИЛИ 38.

Устройство работает следующим образом.

При рабочем состо нии канала триггер 4 находитс  в состо нии «О. Поступающий на вход устройства маркер начала (низкий уровень), проход  через элементы НЕ 1, И 2,

ИЛИ 5, НЕ 6, устанавливает через элемент НЕ 7-триггер 12 в состо ние «Ь. Единичное состо ние триггера 12 дает разрешающий уровень на элемент И 11, разреша  прохождение сигналов от генератора 13 импульсов на счетчик 14. После того, как на вход счетчика поступает определенное число импульсов, по вл етс  сигнал на первом выходе дешифратора 16, который с поQ мощью элемента И 9 провер ет наличие маркера начала на входе устройства. Если к этому моменту маркер начала отсутствует , то приход щий на вход устройства сигнал расцениваетс  как помеха и устройство переводитс  в исходное состо ние

5 сигналом с выхода элемента ИЛИ 15. Если же маркер начала подтверждаетс , то сигналы с генератора 13 импульсов продолжают поступать в счетчик 14. Через определенные интервалы времени на группе выходов дешифратора 16 по вл ютс  сигналы , которые через элементы И 8 осуществл ют запись информационных битов в соответствующие  чейки регистра 19. Одновременно сигнал со старшего разр да группы выходов дешифратора 16 устанавливает

5 в состо ние «1 триггер 17, что свидетельствует о наборе в регистре 19 полного слова. Одновременно он устанавливает в исходное состо ние в «О триггер 18, который мог быть установлен в состо ние «1 в предыдущем цикле формиро0 вани  слова. Сигнал с второго выхода дешифратора 16 провер ет наличие маркера конца. При его отсутствии триггер 18 через элемент И 10 устанавливаетс  в состо ние «1, а задним фронтом этого сигвход элемента ИЛИ 27 и далее в KaFia.i ЭВМ, выставл   тем самым требовани  прерывани . Одновременно этот сигнал пос тупа  на счетный вход трнггера 28, производит его переключение, при этом открываетс  элемент И 35 и сигнал с второго выхода дешифратора 16 через элементы И 35 и ИЛИ 38 поступает на вход счетчика 22 и на синхровход второго буферного регистра 24, осуществл   тем самым

нала через элемент ИЛИ 15 устанавливаетс  счетчик 14 в исходное состо ние. Сигнал с второго выхода дешифратора 16 поступает также на второй вход запуска блока 20 управлени  и на элемент 26 задержки, осуществл   запись слова, сфор- мированного в регистре 19 и триггерах 17 и. 18, в один из буферных регистров 23 или 24, представл юших собою циклические регистры на восемь слов каждый.,

Назначение блока 20 управлени  заклю- 10 запись информации в этот регистр. чаетс  в управлении с помощыб счетчиковЭВМ, обработав прерывание, производит

21 и 22 процессами записи-чтени  из двух считывание информации из первого буфер- буферных регистров 23 и 24, каждый ного регистра 23 путем формировани  сигна- из которых работает либо в режиме за- ла «Чтение, который поступает на эле- писи слов с регистра 19, либо в режиме мент И 34 и далее через элемент ИЛИ чтени  ЭВМ накопленных слов.37 - на вход счетчика 21 и на синхроПроцессы записи-чтени  после начальной вход первого буферного регистра 23, осу- установки устройства осуществл ютс  еле- ществл   тем самым выдачу информацион- дующим образом.ных слов с его выхода на информационСформированное на регистре 19 и триг- ный вход мультиплексора 25 с одновре- герах 17 и 18 слово поступает на входы 20 менным гуродвижением информации внутри регистров 23 и 24. Сигнал со второго этого регистра. Разрешающий потенциал с

выхода счетчика 21 поступает на первый управл ющий вход мультиплексора 25, развыхода дешифратора 16 (фиг. 2) поступает на второй вход запуска блока 20 управлени  и далее через элемент 26 задержки на вторые входы элементов И 33 и 35. Первые входы этих элементов  вл ютс  25 выходами элементов И 30 и 31 соответственно . На первые входы этих элементов через элементы НЕ 29 и 32 соответственно поступают потенциалы с выхореша  тем самым выдачу информации из регистра 23 в канал ЭВМ. После поступлени  восьми слов «Чтение из ЭВМ счетчик 21 возвращаетс  в исходное состо ние , закрыва  тем самым первый управл ющий вход мультиплексора 25.

Объем буферного регистра выбираетс 

дов четырехразр дных счетчиков 21 и 22, птэким образом, что считывание информаа вторые входы  вл ютс  выходами 1 и О триггера 28. В исходном положении на первом и втором входах элемента И 30 присутствуют положительные потенциалы, и сигналы с второго выхода дешифратора 16 чеции из него происходит значительно быстрее нежели запись в него.

После записи восьми слов во второй буферный регистр 24 сигнал с выхода счетчика 22 производит переключение тригрез элемент И 33 поступают на вход счет-- гера 28, формирование сигнала требовачика 21 и на вход буферного регистра 23,ни  прерывани  с ЭВМ, осуществл   тем

осуществл   тем самым запись и продви-самым переключение записи слов в первый

жение информационных слов в регистре.буферный регистр 23 с одновременным

После записи восьми слов сигнал с выходач теннем из второго буферного регистра 24

четырехразр дного счетчика 21 поступает наи т. д

вход элемента ИЛИ 27 и далее в KaFia.i ЭВМ, выставл   тем самым требовани  прерывани . Одновременно этот сигнал пос тупа  на счетный вход трнггера 28, производит его переключение, при этом открываетс  элемент И 35 и сигнал с второго выхода дешифратора 16 через элементы И 35 и ИЛИ 38 поступает на вход счетчика 22 и на синхровход второго буферного регистра 24, осуществл   тем самым

запись информации в этот регистр. ЭВМ, обработав прерывание, производит

реша  тем самым выдачу информации из регистра 23 в канал ЭВМ. После поступлени  восьми слов «Чтение из ЭВМ счетчик 21 возвращаетс  в исходное состо ние , закрыва  тем самым первый управл ющий вход мультиплексора 25.

Объем буферного регистра выбираетс 

эким образом, что считывание информаэким образом, что считывание информации из него происходит значительно быстрее нежели запись в него.

После записи восьми слов во второй буферный регистр 24 сигнал с выхода счетчика 22 производит переключение триггера 28, формирование сигнала требова25

23

21

20

г

Lf

VL

Ц I

k к

В ЭВМ

в ЭВМ Д ЭВМ

ЛрерыА

Чтение

2

22

с-

8

17

18

t

AM.

А k Л i

Н+1

п±г

k / V

16

Ю

J

П

С

JTL

Сосч.21 На СЧ.21 А

С (N+2) выхода дешисрратора /4Q ЭВММ ЭВМ

Фа г. 2

Насч22 Сосч.22

Преры8.

Чтение

Claims (1)

1. УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ КАНАЛОВ СВЯЗИ С ЭВМ, содержащее дешифратор, первый счетчик, регистр, четыре триггера, генератор импульсов, три элемента НЕ, два элемента ИЛИ, пять элементов И, группу элементов И, причем первый вход первого элемента И соединен с входом первого элемента НЕ и является информационным входом устройства для подключения к информационному выходу канала связи, единичный и нулевой входы первого триггера являются входами запрета и запуска устройства для подключения к выходам запрета и запуска ЭВМ соответственно, при этом выход первого элемента НЕ соединен с первым входом второго элемента И, второй вход которого соединен с нулевым выходом первого триггера, единичный выход которого соединен с вторым входом первого элемента И, выходы первого и второго элементов И соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с входом второго элемента НЕ, выход которого соединен с входом третьего элемента НЕ, выход которого соединен с первыми входами элементов И группы, с первыми входами третьего и четвертого элементов И, с единичным входом второго триггера, выход которого соединен с первым входом пятого элемента И, второй вход которого соединен с выходом генератора импульсов, выход пятого элемента И соединен со счетным входом первого счетчика, установочный вход которого соединен с нулевым входом второго триггера и с выходом второго элемента ИЛИ, первый вход которого соединен с выходом третьего элемента И, второй вход которого соединен с первым выходом дешифратора, группа выходов которого соединена с вторыми входами элементов И группы, старший разряд группы выходов дешифратора соединен с единичным входом третьего триггера и с нулевым входом четвертого триггера, единичный вход которого соединен с выходом четвертого элемента И, второй вход которого соединен с вторым входом второго элемента ИЛИ, нулевым входом третьего триггера и вторым выходом дешифратора, группе информационных входов которого соединена с группой выходов первого счет- _ чика, выходы элементов И группы соеди- § йены с группой информационных входов регистра, отличающееся тем, что, с целью увеличения быстродействия, в него введены два счетчика, два буферных регистра, мультиплексор, блок управления, причем выход мультиплексора является информационным выходом устройства для подключения к информационному входу ЭВМ, первый выход блока управления является выходом прерывания устройства для подключения к входу прерывания ЭВМ, первый вход запуска блока управления является входом чтения устройства для подключения к выходу чтения ЭВМ, при этом выходы регистра, третьего и четвертого триггеров соединены с информационными входами первого и второго буферных регистров, выходы которых соединены с первым и вторым информационными входами мультиплексора соответственно, первый и второй управляющие входы которого соединены с выходами второго и третьего счетчиков и с первым и вторым входами разрешения чтения блока управления соответственно, второй и третий выходы которого соединены со счетными входами второго и третьего счетчиков и синхровходами первого и второго буферных регистров соответственно, причем блок уп равления содержит триггер, элемент задержки, три элемента ИЛИ, два элемента НЕ, шесть элементов И, первый вход первого элемента И соединен с первым входом второго элемента И и являете^ первым входом запуска блока управление вход элемента задержки является вторым входом запуска блока управления, выход первого элемента ИЛИ соединен со счетным входом триггера и является первым выходом блока управления, выходы второго и третьего элементов ИЛИ являются вторым и третьим выходами блока управления соответственно, второй вход первого элемента И соединен с входом первого элемента НЕ, с первым входом первого элемента ИЛИ и является первым входом разрешения чтения блока управления, второй вход второго элемента И соединен с входом второго элемента НЕ, с вторым входом первого элемента ИЛИ и является вторым входом разрешения чтения блока управления, при этом в блоке управления выходы первого и второго элементов И соединены с первыми входами второго и третьего элементов ИЛИ соответственно, вторые входы которых соединены с выходами третьего и четвертого элементов И соответственно, первые входы которых соединены с выходами пятого и шестого элементов И соответственно, первые входы которых соединены с выходами первого и второго элементов НЕ соответственно, вторые входы пятого и шестого элементов И соединены с единичным и нулевым выходами триггера соответственно, выход элемента задержки соединен с вторыми входами третьего и четвертого элементов И.