SU1269144A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть .использовано в качестве устройства преобразовани  и буферизации данных и дл  сопр жени  ЭВМ с каналами св зи . Цель изобретени  - расширение области применени  устройства за счет организации дополнительного режима работы Прерывание по концу массива, Оно содержит два блока пам ти, два счетчика, четыре коммутатора, два дешифратора, два триггера, анализатор отсутстви  сигнала и элемент ИЛИ. Информаци , поступающа  на устройство , заноситс  в буферные блоки пам ти , а затем считываетс  из них в одном из двух режимов. В режиме Прерывание по заполнению блока пам ти 13 ii. . л информаци  заноситс  в один из блоков пам ти и одновременно считываетс  из другого. Счетчики вырабатывают адреса записи и считьшани . При заполнении блока пам ти заносимой информацией срабатывает .первый дешифратор, на вывыход устройства поступает сигнал прерывани  и происходит переключение блоков пам ти относительно операций записи и чтени  информации. В режиме Прерывание по концу массива возможно чтение информации из незаполненного до конца блока пам ти. Переход в этот режим происходит в том случае, i когда один из блоков пам ти пуст, а в другой определенное врем  не пос (Л тупает информаци . В этом случае срабатывает анализатор отсутстви  сигнала. Происходит переключение частично заполненного блока пам ти с записи на считьшание. На выход устройства вьщаетс  сигнал прерывани . После считывани  всей информаю ции из блока пам ти устройство возot . вращаетс  в исходное состо ние Ввесо дение режима Прерывание по концу массива позвол ет организовать 4 4 ввод информации, объем которой не кратен объему буферной пам ти. 2 ил.

Description

Изобретение относится к вычислительной технике и может быть испольIзовано в качестве устройства преобразования и буферизации данных и для сопряжения ЭВМ с каналами связи.

Цель изобретения - расширение области применения устройства за счет организации дополнительного режима работы по вводу массивов информации произвольной длины (Прерывание по концу массива).

На фиг.1 представлена функциональная схема устройства; на фиг. 2 - временные диаграммы процессов записи, считывания и сигналов прерываний, Устройство содержит первый 1 и второй 2 блоки памяти, первый 3, второй 4, третий 5 и четвертый 6 коммутаторы, первый 7 и второй 8 триггеры, первый 9 и второй 10 счетчики, первый 11 и второй 12 дешифраторы, элемент ИЛИ 13, анализатор 14 отсутствия сигнала, информационные входы 15, вход 16 стробирования, управляющий вход 17, информационные выходы 18, первый 19 и второй 20 выходы прерывания, адресные выходы 21 .

Устройство работает следующим образом.

В исходном состоянии до поступления информации на вход счетчики 9 и 10 сброшены, триггеры 7 и 8 установлены в состояние логического нуля, сигнал на выходе триггера 7 определяет начальное состояние коммутаторов, при котором коммутаторы 5 и 6 пропускают сигналы со своих входов на первые выходы. Коммутатор 3 пропускает на выход сигналы с-первого входа, а коммутатор 4 пропускает на первый и второй свои выходы сигналы соответственно с первого . и второго входов.

На вход 15 устройства поступает информация в виде параллельного двоичного кода. Импульсы стробирования с входа 16 поступают на счетный вход счетчика 9 и через коммутатор 5 на вход записи блока 1 памяти. Данные с выхода счетчика 9 через коммутатор 4 поступают на адресный вход блока 1 памяти и определяют адрес ячейки блока памяти, в которую будет записано очередное слово информации. Счетчик 9 подсчитывает количество записанных слов, разрядность его определяется объемом блока памяти. При заполнении блока памяти счетчик 9 обнуляется,срабатывает дешифратор 11, который формирует импульс, поступающий через элемент ИЛИ 13 на счетный вход триггера 7, меняя его состояние. Этот же импульс поступает на первый выход 19 прерывания устройства, сигнализируя, что? устройство находится в режиме Прерывание по заполнению блока памяти. Получив этот сигнал, ЭВМ прерывает выполнение фоновой программы и начинает считывать информацию из устройства.

При переключении триггера 7 меняется состояние всех коммутаторов, при этом коммутаторы 5 и 6 пропускают сигналы со своих входов на вторые выходы, коммутатор 3 пропускает на выход сигналы с второго входа, а коммутатор 4 пропускает на первый и второй свои выходы сигналы соответственно с второго и первого входов. Таким образом, на адресный вход блока 1 памяти через коммутатор 4 поступает адрес, формируемый счетчиком 10, а на вход считывания поступают через коммутатор 6 импульсы, считывания с входа 17. Выход блока памяти через коммутатор 3 подключается к информационному выходу 18 устройства. ЭВМ начинает считывать информацию из блока 1 памяти. Счетчик' 10 подсчитывает количество слов, переданных из устройства в ЭВМ, данные на его выходе определяют адрес ячейки блока памяти, которая считывается из устройства в ЭВМ. Разрядность счетчика 10, как и счетчика 9, определяется объемом блока памяти. ЭВМ после приема из устройства фиксированного количества слов, равного объему блока памяти, возобновляет выполнение прерванной программы, а счетчик 10 автоматически обнуляется после выдачи в ЭВМ последнего слова из данного блока памяти.

После,переключения триггера 7 (в том числе и во время выдачи информа- ции в ЭВМ) данные, поступающие в устройство, записываются в блок 2 памяти. Адрес записи поступает с выхода счетчика 9 через второй выход коммутатора 4 на адресный вход блока памяти. Импульсы стробирования с входа 16 через второй выход коммутатора 5 поступают на вход записи блока 2 памяти.

При заполнении блока 2 памяти вторично обнуляется счетчик 9, меняется состояние триггера 7, а следовательно, и всех коммутаторов. При этом в ЭВМ вторично вьщается сигнал 5 Прерывание по заполнению блока памяти. Поступающие в устройство данные записываются в блок 1 памяти_х а ЭВМ считывает данные из блока 2 памяти и т.д. ¹⁰

После приема в устройство последнего слова передаваемого массива информации срабатывает анализатор 14 отсутствия сигнала, который выдает на выходе импульс при выполнении двух 15 условий: после прихода последнего информационного импульса прошло характерной время Т, которое, например, может определяться как максимальное из удвоенного промежутка между инфор-²⁰ мационными импульсами и удвоенного наибольшего времени смены состояния ЭВМ при обработке прерывания, на выходе счетчика 10 находится нуль, что означает, что ЭВМ закончила очередной²^ прием информации.

При выполнении этих условий анализатор 14 выдает импульс, поступаю'щий на второй вход элемента ИЛИ 13, на установочный вход триггера 8 и на второй выход 20 прерывания устройства. При этом импульс с выхода элемента ИЛИ 13 меняет состояние триггера 7, тем самым блок памяти, в который произведена последняя за- 35 пись, становится доступным для чтения. Триггер 8 устанавливается в единицу, снимая сигнал запрещения с управляющего входа дешифратора 12. Устройство переходит в режим работы Прерыва-Ю ние по концу массива. Получив этот сигнал с выхода 20, ЭВМ прерывает выполнение фоновой программы, считывает данные счетчика 9 с выхода 21 устройства, определяя объем информа- 45 ции, которую нужно принять, и считывает нужное количество слов с первого выхода устройства. Затем ЭВМ возобновляет выполнение прерванной программы. После выдачи в ЭВМ пос- S0 леднего слова показания счетчиков 9 и 10 совпадают, на управляющем входе дешифратора 12 снят сигнал запрещения, дешифратор срабатывает и ввдает импульс, который сбрасыва- 55 ет счетчики 9 и 10, триггеры 7 и 8 и поступает на управляющий вход дешифратора 11, запрещая его сраб^ты4 вание в момент обнуления счетчика 9 для предотвращения выдачи ложного сигнала Прерывание по заполнению блока памяти. Тем самым устройство приводится в исходное состояние.

Запись и считывание происходят параллельно. Поступающая в устройство информация записывается непрерывно то в один, то в другой блок памяти, считывание начинается по сигна^лу прерывания и заканчивается по инициативе ЭВМ после выдачи в нее количества слов, равного объему блока памяти (прерывание по заполнению блока памяти), либо количества слов согласно данным счетчика 9 (прерывание по концу массива), Скорость считывания должна быть больше скорости записи.

Введение режима Прерывание по 'концу массива позволяет вводить массивы информации произвольной длины, ^!т.е. массивы, размерность которых не кратна размерности (объему) 6у;ферной памяти, что позволяет избежать потерь информации, при переключении блоков буферной памяти.

Claims (1)

1. Изобретение относитс  к вычислительной технике и может быть испопь 1зовано в качестве устройства преобразовани  и буферизации данных и дл сопр жени  ЭВМ с каналами св зи. Цель изобретени  - расширение области применени  устройства за счет организации дополнительного режима работы по вводу массивов информации произвольной длины (Прерывание по концу массива). На фиг,1 представлена функционал на  схема устройства; на фиг.2 - вр менные диаграммы процессов записи, считывани  и сигналов прерываний. Устройство содержит первый 1 и второй 2 блоки пам ти, первьй 3, вт рой 4, третий 5 и четвертый 6 коммутаторы , первый 7 и второй 8 триггеры , первый 9 и второй 10 счетчики первый 11 и второй 12 дешифраторы, элемент ИЛИ 13, анализатор 14 отсутстви  сигнала, информационные входы 15, вход 16 стробировани , уп равл ющий вход 17, информационные выходы 18, первый 19 и второй 20 выходы прерывани , адресные выходы 21 . Устройство работает следующим об разом. В исходном состо нии до поступлени  информации на вход счетчики 9 и 10 сброшены, триггеры 7 и 8 установлены в состо ние логического нул , сигнал на выходе триггера 7 определ ет начальное состо ние коммутаторов , при котором коммутаторы 5 и 6 пропускают сигналы со своих входов на пер.вые выходы. Коммутатор 3 пропускает на выход сигналы с-пер вого входа, а коммутатор 4 пропуска ет на первый и второй свои выходы сигналы соответственно с первого. и второго входов. На вход 15 устройства поступает информаци  в виде параллельного двоичного кода. Импульсы стробиров ни  с входа 16 поступают на счетный вход счетчика 9 и через коммутатор 5 на вход записи блока 1 пам ти. Данные с выхода счетчика 9 через коммутатор 4 поступают на адресный вход блока 1 пам ти и определ ют адрес  чейки блока пам ти, в которую будет записано очередное слово информации. Счетчик 9 подсчитывает количество записанных слов, разр д ность его определ етс  объемом бло пам ти. При заполнении блока пам ти счетчик 9 обнул етс ,срабатьшает дешифратор 11, который формирует импульс , поступающий через элемент ИЛИ 13 на счетньй вход триггера 7, мен   его состо ние. Этот же импульо поступает на первьй выход 19 прерывани  устройства, сигнализиру , что устройство находитс  в режиме Прерывание по заполнению блока пам ти. Получив этот сигнал, ЭВМ прерывает выполнение фоновой программы и начинает счич-ывать информацию из устройства. При переключении триггера 7 мен етс  состо ние всех коммутаторов, при этом коммутаторы 5 и 6 пропускают сигналы со своих входов на вторые выходы, коммутатор 3 пропускает на выход сигналы с второго входа, а коммутатор 4 пропускает на первый и второй свои вькоды сигналы соответственно с второго и первого входов . Таким образом, на адресный вход блока 1 пам ти через коммутатор 4 поступает адрес, формируемый счетчиком 10, а на вход считьшани  поступают через коммутатор 6 импульсы, считьюани  с входа 17. Выход блока 1пам ти через коммутатор 3 подключаетс  к информационному выходу 18 устройства, ЭВМ начинает считывать информацию из блока 1 пам ти. Счетчик 10 подсчитывает количество слов, переданных из устройства в ЭВМ, данные на его выходе определ ют адрес  чейки блока пам ти, котора  считываетс  из устройства в ЭВМ. Разр дность счетчика 10, как и счетчика 9, определ етс  объемом блока пам ти. ЭВМ после приема из устройства фиксированного количества слов, равного объему блока пам ти, возобновл ет вьтолнение прерванной программы , а счетчик 10 автоматически обнул етс  после выдачи в ЭВМ последнего слова из данного блока пам ти. После,переключени  триггера 7 (в том числе и во врем  вьщачи информации в ЭВМ) данные, поступающие в устройство, записываютс  в блок 2 пам ти . Адрес записи поступает с выхода счетчика 9 через второй выход коммутатора 4 на адресный вход блока 2пам ти. Импульсы стробировани  с входа 16 через второй выход коммутатора 5 поступают на вход записи блока 2 пам ти. При заполнении блока 2 пам ти вторично обнул етс  счетчик 9, мен етс  состо ние триггера 7, а следовательно , и всех коммутаторов. Пр этом в ЭВМ вторично выдаетс  сигнал прерывание по заполнению блока пам Ти , Поступающие в устройство дан ные записьшаютс  в блок 1 пам ти а ЭВМ считывает данные из блока 2 пам ти и т.д. После приема в устройство послед него слова передаваемого массива ин формации срабатывает анализатор 14 отсутстви  сигнала, который выдает выходе импульс при выполнении двух условий: после прихода последнего информационного импульса продшо характерное врем  Т, которое, наприме может определ тьс  как максимальное из удвоенного промежутка между инфор мационными импульсами и удвоенного наибольшего времени смены состо ни  .ЭВМ при обработке прерывани , на выходе счетчика 10 находитс  нуль, что означает, что ЭВМ закончила очередно прием информации. При выполнении этих условий анализатор 14 вьщает импульс, поступающий на второй вход элемента ИЛИ 13, на установочный вход триггера 8 и на второй выход 20 прерьшани  устройства . При этом импульс с выхода элемента ШШ 13 мен ет состо ние триггера 7, тем самым блок пам ти, Б который произведена последн   запись , становитс  доступным дл  чтени Триггер 8 устанавливаетс  в единицу снима  сигнал запрещени  с управл ющего входа дешифратора 12. Устройство переходит в режим работы Прерыва ние по концу массива. Получив этот сигнал с выхода 20, ЭВМ прерывает вьшолнение фоновой программы, считывает данные счетчика 9 с выхода 21 устройства, определ   объем информации , которую нужно прин ть, и считывает нужное количество слов с первого выхода устройства. Затем ЭВМ возобновл ет выполнение прерванной программы. После вьщачи в ЭВМ последнего слова показани  счетчиков 9 и 10 совпадают, на управл ющем входе дешифратора 12 сн т сигнал запрещени , дешифратор срабатьшает и вьщает импульс, который сбрасывает счетчики 9 и 10, триггеры 7 и 8 и поступает на управл ющий вход дешифратора 11, запреща  его сраб тывание в момент обнулени  счетчика 9 дл  предотвращени  выдачи ложного сигнала Прерывание по заполнению блока пам ти. Тем самым устройство приводитс  в исходное состо ние. Запись и считьгоание происход т параллельно. Поступающа  в устройство информаци  записьшаетс  непрерывно то в один, то в другой блок пам ти , считьшание начинаетс  по сигналу прерывани  и заканчиваетс  по инициативе ЭВМ после выдачи в нее количества слов, равного объему блока пам ти (прерывание по заполнению блока пам ти), либо количества слов согласно данным счетчика 9 (прерывание по концу массива). Скорость считывани  должна быть больше скорости записи. Введение режима Прерывание по концу массива позвол ет вводить массивы информации произвольной длины, т.е. массивы, размерность которых не кратна размерности (объему) уферной пам ти, что позвол ет избежать потерь информации, при переключении блоков буферной пам ти. Формула изобретени  Устройство дл  ввода информации, содержащее два блока пам ти, два счетчика, два триггера, два коммутатора , информационные входы блоков пам ти объединены и  вл ютс  информационными входами устройства, выходы первого и второго блоков пам ти соединены соответственно с информационными входами первой и второй групп первого коммутатора, выходы которого  вл ютс  информационными выходами устройства, выходы первого и второго счетчиков соединены соответственно с информационными входами первой и второй групп второго коммутатора , к управл ющему входу которого подключен выход первого триггера, выходы первой и второй групп второго коммутатора соединены соответственно с адресными входаьда первого и второго блоков пам ти, счетный вход первого счетчика  вл етс  входом стробировани  устройства, о т л и ч а ющ е е с   тем, что, с целью расширени  области применени  за счет организации дополнительного режима работы по вводу массивов информации произвольной длины, оно содержит анализатор отсутстви  сигнала, два дешифратора, третий и четвертый коммутаторы , и элемент ИЛИ, выход которого соединен с счетным входом первого триггера, вьпсод которого соединен с управл ющими входами первого, третьего и четвертого коммутаторов, информационные входы первой группы второго коммутатора объединены с информационными входами первого дешифратора , информационными входами первой группы второго дешифратора и  вл ютс  адресными выходами устройства , информационные входы второй группы второго дешифратора объединены с информационными входами второй (Группы второго коммутатора и инфор1ма1Д1онными входами анализатора отсут1стви  сигнала, управл ющий вход которого объединен со счетным входом fiepaoro счетчика и информационным входом третьего коммутатора, выход анализатора отсутстви  сигнала соединен с входом установки второго триггера , вторым входом элемента ИЛИ и  в- п етс  вторым выходом прерьюани  устройства , выход второго дешифратора соединен с входами сброса счетчиков и триггеров и управл кщим входом первого дешифратора, выход которого соединен с первым входом элемента ИЛИ и  вл етс  первым выходом прерывани 

   0 устройства, первый и второй выходы третьего коммутатора соединены соответственно с входами разрешени  записи первого и второго блоков пам ти , счетный вход второго счетчика S и информационный вход четвертого коммутатора объединены и  вл ютс  управл ющим входом устройства, первый и второй выходы четвертого коммутатора соединены соответственно с входами считывани  первого и второго блоков пам ти, выход второго триггера соединен с управл ющим входом второго дешифратора.