SU1182535A1 - Устройство для вывода информации - Google Patents

Description

Изобретение относится к вычисли тельной технике и предназначено для вывода информации из электронных вычислительных машин на телеграфные аппараты или в телеграфные каналы связи.

Цель изобретения - повышение быстродействия устройства,

На фиг, 1 изображена блок-схема устройства·, на фиг. 2 - блок-схема коммутатора; на фиг. 3 - временная диаграмма работы устройства.

Устройство содержит блок 1 коммутационных элементов, формирователь 2 импульсов считывания, элемент 3 задержки, формирователь 4 импульсов записи, блок 5 сравнения, первый коммутатор 6, генератор 7, делитель 8 частоты, второй коммутатор 9, буферные регистры 10, усилитель 11 тока, счетчики 12, первую группу 13 триггеров, элемент И 14, регистр 15 состояния, синхровход 16 устройства, информационный вход 17 устройства, управляющий выход 18 устройства, информационный выход 19 устройства, магистральные выходы 20 устройства. Коммутатор 9 содержит первую группу 21 элементов И, группу 22 элементов ИЛИ, вторую группу элемен- ^0 тов И 23 и вторую группу 24 триггеров.

В исходном состоянии разрешающие потенциалы с выходов триггеров группы 13 поступают на входы, элемента И 14, с выхода которого на вход 35 интерфейса параллельного обмена (не показан) выдается по выходу 18 сигнал готовности устройства к приему информации,

С блока 1 с помощью переключате- 40

лей для каждого ВПА задается скорость

вывода информации, а также вводятся

данные о подключении тех или иных

ВПА, Соответствующие потенциалы с

.2

выхода блока 1 поступают в регистр 15 /ина входы элементов И группы 21,

коммутатора 9. Регистр 15 хранит слово состояния БПА, т.е. информацию о включенных БПА и выдает ее по выходу 19. От делителя 8 частоты на входы элементов И группы 21 коммутатора 9 поступает набор частот манипуляции. В соответствии с заданной скоростью через элементы ИЛИ группы 22 на входы элементов И группы 23 коммутатора 9 поступают последовательности· импульсов соответствующих частот.

Работу устройства рассмотрим при выводе информации из 16-разрядной ЭВМ на 16 БПА, работающих в коде МТК-2.

При наличии сигнала готовности устройства к работе по выходу 18 программа вывода считывает из регистра 15 слово состояния БПА и осуществляет цикл вывода информации на все включенные регистраторы. Вывод информации в каждом цикле производится следующим образом.

От интерфейса параллельного обмена на вход 17 устройства поступает 16-разрядное информационное слово.

В этом слове, например, в пяти младших разрядах каждого байта поступают в коде МТК-2 без стартовых и стоповых бит два очередных знака сообщения, выдаваемого на первый из подключенных БПА. В оставшихся 6 разрядах слова поступает кодовая комбинация адреса БПА, на который выводится сообщение. Выдача интерфейсом информационного слова сопровождается поступлением по входу 16 устройства синхроимпульса. Информация адресных разрядов· и синхроимпульс поступают в блок 5 сравнения, который опреде- * ляет на какой БПА необходимо выдавать

3 1182535 4

поступившие знаки, и выдает соответствующие сигналы в коммутатор 6 и на входы триггеров группы 24 коммутатора 9. Одновременно синхроимпульс поступает в формирователь 4 импуль- 5 сов записи, который осуществляет, формирование импульса записи. Последний задерживается элементом 3 задержки, через коммутатор 6 поступает на входы соответствующих регистра 10, счет-10 чика 12 и триггера группы 13,

В регистр 10 импульсом с выхода коммутатора 6 Осуществляется запись бит двух знаков, а также дополнительно двух стартовых и четырех стоповых 15 бит. Счетчик 12 импульсом, поступающим от коммутатора 6, сбрасывается, а триггер группы 13 переводится в .единичное состояние. В результате (на соответствующий вход элемента И 14 20 поступает запрещающий потенциал, сигнал готовности устройства на выходе 18 снимается. .

Коммутатор 9 с выхода элемента И группы 23 выдает на соответствующий 25 вход формирователя 2 импульсов считывания последовательность импульсов нужной частоты. Импульсы считывания с выхода формирователя 2 поступают на вход регистра 10 для сдвига запи- 30 санной в. нем информации и подаются на счетный вход счетчика 12,

Отсчитав заданное число импульсов (в данном случае 16) счетчик 12 выда-.^ ет импульс, устанавливающий соответствующие триггер группы 24 коммутатора 9 и триггер группы 13 в исходные состояния.

Усилитель 11 тока обеспечивает преобразование, поступающее с выхода регистра 10, информации в токовые импульсы. Имеющиеся в усилителе регулировки позволяют установить нужный ток линии.

Программа вывода после выдачи знаков на первый из подключенных БПА, не дожидаясь окончания их регистрации, выдает следующее информационное слово со знаками и адресом на второй из включенных ВПА, потом на третий и так далее до шестнадцатого. На временной диаграмме (фиг. 3) приведен случай выдачи информации на два БПА, работающих с одинаковой скоростью. Так как быстродействие современных систем элементов, из которых построено устройство, высокое, а на выдачу очередных двух знаков в программе вывода выполняется несколько команд, то даже при работе с самыми быстродействиющими ЭВМ какого-либо дополнительного временного согласования не требуется.

По окончании считывания информации из всех регистров 10 все триггеры группы 13.возвращаются в исходные состояния, и на выход 18 устройства снова выдается сигнал готовности, по которому начинается новый цикл выдачи пар знаков на все включенные БПА.

Перечисленная в формуле изобретения совокупность существенных признаков позволяет повысить быстродейст вие устройства.

1182535

К интерфейсу параллельного обмена

Счет

К5ПА 20

фиг,]

1182535

От пульта

От делителя частоты δ

Μ

Л

О

£ Я

	21		21-.

22

21

Σ

21

7

21

Σ

21

Σ

22

Триггера

	23' Т
1

23

ϊ

24-

	22
	23 "Т
Ж	'24 Чг1

От саетиикоЗ 12

--- \1

Η формирователя? 2 Фиг. 2

Claims (2)

1. УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИИ, содержащее генератор, . буферные регистры, формирователи импульсов записи и считывания, элемент задержки и первый коммутатор, выходы которого соединены соответственно со стробирующими входами буферных регистров, синхровходы которых подключены к соответствующим выходам формирователя импульсов считывания, информационные входы буферных регистров являются информационным входом устройства, выход формирователя импульсов записи соединен через элемент задержки с информационным входом первого коммутатора, отличающееся тем, что,

с целью повышения быстродействия устройства, в него введены блок сравнения, блок коммутационных элементов, регистр состояния, второй коммутатор, делитель частоты, счетчики, первая группа триггеров, усилители тока и элемент И, входы сброса счетчиков соединены с входами установки в единицу триггеров первой группы и подключены к соответствующим выходам первого блока коммутации, счетные входы счетчиков соединены с соответствующими выходами формирователя импульсов считывания, выходы счетчиков подключены к входам установки в ноль триггеров первой группы и к входам сброса второго коммутатора, выходы триггеров первой группы подключены к входам элемента Й, выход которого является управляющим выходом устройства, тактовые входы второго коммутатора через делитель частоты соединены с выходом генератора, управляющие входы второго коммутатора подключены к выходам блока сравнения и к управляющим вхо- _о дам первого коммутатора, информацион- ® ные входы второго коммутатора соединены с выходами первой группы блока коммутационных элементов, вторая группа выходов которого подключена к входам регистра состояния, выходы буферных регистров соединены с входами соответствующих усилителей тока, дых оды которых являются магистральными выходами устройства, первый вход блока сравнения и вход формирователя импульсов записи являются синхровходом устройства, второй вход блока сравнения является информационным

„ входом устройства, выход регистра состояния является информационным выходом устройства, выходы второго коммутатора соединены с входами формирователя импульсов считывания.

2. Устройство поп. 1, отличающееся тем, что второй коммутатор содержит элементы И первой и второй групп, элементы ИЛИ группы и вторую группу триггеров, входы

.сброса которых являются входом

"Сброс” коммутатора, входы установки

51) 1182535

1182535

в единицу триггеров второй группы являются управляющими входами указанного коммутатора, выходы подключены к первым входам элементов И второй группы, вторые входы которых соединены с выходами элементов ИЛИ группы,

а выходы являются выходами коммутатора, выходы элементов ИЛИ группы соединены с выходами элементов И первой группы, выходы которых являются информационными и синхровходами коммутатора соответственно.

I