SU1493996A1

SU1493996A1 - Устройство дл вывода информации из ЭВМ

Info

Publication number: SU1493996A1
Application number: SU874353522A
Authority: SU
Inventors: Сергей Михайлович Базанов; Андрей Михайлович Полянский; Александр Викторович Преснухин
Original assignee: Предприятие П/Я Г-4250
Priority date: 1987-12-31
Filing date: 1987-12-31
Publication date: 1989-07-15

Abstract

Изобретение относитс к вычислительной технике ,в частности, к устройствам вывода управл ющих вычислительных машин, служащим дл передачи информации в периферийные устройства, и может быть использовано дл выдачи командной и индикаторной информации. Цель изобретени - повышение надежности устройства во всем диапазоне временных характеристик контролируемых процессов путем введени программного изменени времени срабатывани блока защиты. Устройство содержит дешифраторы 1, 8, триггеры 2, 6, 7, 9, элементы И 3, 10, счетчики 11, 13, элемент ИЛИ 4, генератор импульсов 12, регистр 5. Введение генератора импульсов, счетчика импульсов, триггеров и логических элементов с коэффициентом пересчета, образующих блок защиты, позвол ет устанавливать и мен ть длительность времени срабатывани блока защиты путем посылки соответствующих кодов из ЭВМ, а также блокировать вывод информации из устройства после срабатывани защиты без предварительной установки длительности времени защиты. 2 ил.

Description

31493996

Изобретение относитс к вычисли- тель.ной технике, в частности к устройствам вывод управл ющих вычислительных машин, служащим дл передачи информации в периферийные устройства , и может быть использовано дл вы

дачи командной или индикаторной информации .

Цель изобретени - повышение надежности устройства во всем диапазоне временных характеристик контроли- pyeNjbix процессов путем введени программного изменени времени срабатывани блока защиты.

На фиг.1 приведена Аункциональна схема устройства вывода информации и из ЭВМ; на фиг.2 - пример конкретной реализации устройства дл 4-разр дной линии адраса-данных.

Устройство вывода информации из ЭВМ (фиг.1) содержит первый дешифратор адреса 1, первый триггер 2, первый элемент И 3, элемент ИЛИ 4, регистр данных 5, третий 6 и четвертый 7 триггеры, второй дешифратор адреса 8, второй триггер 9, второй элемент И 10, первый счетчик импульсов II, генератор импульсов 12, второй

счетчик импульсов 13, причем информа- 30 вход триггера 9 подаетс сигнал ло35

дионные входы дешифраторов 1 и 8, регистра данных 5 и счетчика импульсов 11 соедин ютс с шиной адреса-дан- ных ДА, вл ющейс информационным входом устройства; входы элементов И 3 и 10 соедин ютс с линией-ВЫВОД, вл ющейс управл ющей входом устройства; входы стробировани триггеров 2 и 9 соедин ютс с линией. СИА, вл ющейс входом синхронизации устройст- Q ва; .входы сброса триггеров 2,6 и 9 и вход элемента ИЛИ 4 соедин ютс с линией. СБРОС, вл ющейс входом сброса устройства;.выход регистра данных

гическа 1 . Сигнал синхронизации СИА, поданный процессором, поступает на вход стробировани триггера 9 и вызывает передачу логической 1 на выход триггера 9 и по вление логической 1 на выходе триггера 6.

1 Затем, активное устройство выставл ет в канал данные, поступающие по лини м ДА на информационные входы счетчика импульсов 11, а на управл - ющий вход устройства - сигнал ВЫВОД, по которому и осуществл етс запись данных о времени срабатывани блока

защиты в счетчик импульсов 11, Сиг- 5 ДАННЫЕ вл етс выходом устройства; 5 „ поступает на вход синхронизации счетчика импульсов 11 через элемент И 10, на первом входе которого присутствует сигнал логическа I с выхода триггера 9. В следующем

50 цикле активное устройство осуществл ет передачу данных в регистр данных 5: на входы ДА устройства выставл етс адрес регистра ДАННЫХ 5, вызывающий по вление логической 1

55 де дешифратора 1 и логического

на выходе дешифратора 8. Сигнал СИА осуществл ет запись логической 1 2 и логического О

выход дешифратора I соединен с информационным входом триггера 2, выход которого соединен со вторым входом элемента И 3, выход элемента И 3 соединен со входом синхронизации регистра данных 5 и со входом стробировани триггера 7, выход дешифратура 8 соединен t информационным входом триггера 9, выход которого соединен со входом установки триггера 6 и вторым входом элемента И 10; выход триггера 6 соединен с третьим входом элемента И 3 и информационным входом триггера 7, выход которого соедииа выхо- 0

в триггер 2 и логического

4.

0

5

нен с входом сброса счетчика 11, счетный вход которого соединён с выходом генератора 12, а выход - с вычитающим входом счетчика импульсов II, выход элемента И 10 соединен с входом синхронизации счетчика импульсов 11, выход которого соединен с входом стробировани триггеров 6 и вторым входом элемента ИЛИ 4, выход которого соединен с входами сброса регистра данных 5 и триггера 7.

Устройство работает следующим образом .

При включении ЭВМ вырабатываетс сигнал ОБРОС, поступающий на одноименный вход устройства и устанавливающий в нулевое состо ние триггеры 2,6 и 9. При этом сигнал сброса через элемент ИЛИ 4 поступает на регистр данных 5 и триггер 7, устанавлива их в нулевое состо ние и далее сбрасывает счетчик 13, предотвраща поступление импульсов на вычитающий , вход счетчика импульсов 11. Когда активное устройство ЭВМ, например, процессор, выставл ет на вход ДА устройства адрес блока защиты, с вы-( хода дешифратора 8 на информационный

5

Q

ществл данных тавл вызывао

иа выхо- 0

на выходе дешифратора 8. С осуществл ет запись логиче 2 и логического

в триггер 2 и логического

триггер 9, запреща тем самым прохождение сигналов ВЫВОД на управл ющий вход счетчика импульсов и разреша его прохождение на вход синхрониза- вди регистра данных 5, Сигнал ВЫВОД осуществл ет запись данных из канала ЭВМ в регистр данных 5 и одновременно поступает на стробирующий вход триггера 7, вызыва по вление логи- чесокй 1 на его выходе и входе сброса счетчика 13, на вычитающий вход которого поступают импульсы с выхода генератора 12. Счетчик 13 начинает работу и импульс;ы с частотой , где N коэффициент делени счетчика 13, поступают на вычитающий вход счетчика 11, начинает отсчет временного интервала защиты, В следующем цикле работы ЭВМ происходит сброс триггера 2 очередным сигналом СИЛ, что предотвращает поступление сигнала ВЫВОД на вход регистра данных 5. Когда содержимое счетчика импульсов 11 станет равным О, на его выходе по вл етс логическа 1 поступающа через элемент ИЛИ 4 на вход сброса регистра данных 5 и обнул юща таким образом выход(Ш1е линии ДAliHЫE устройства. Одновре.мен- но этим сигналом происходит запись ло1 ического О в триггер 6 и через элемент ИЛИ 4 сброс триггера 7, по вление логического О на выходе которого прекращает работу счет1г1 ка 13, устанавлива его в начальное состо ние. .По вление ло1 ического О на выходе триггера 6 приводит к запиранию элемента И 3 и предотвращае передачу информации в регистр данных 5 без предварительной установки защиты , что снижает веро тность вывода ложной информации при программном сбое ЭВМ.

Величину времени срабатывани защиты Тр выбирают таким образом, чтобы отсутствие изменени информации в течение этого промежутка времени , при нарушении процесса управлени не приводило к недопустимым последстви м дл технологического процесса , обслуживаемого данной управл ющей ЭВМ.

Поскольку диапазон регулировани параметра управл емого процесса в общем случае составл ет 2 , где п - разр дность регистра данных, разр дность п счетчика импульсов 11 выбираетс также равной п. Часто:j9966

та генератора импу.чьсов выбираетс исход из , допустимого

минN, .L

значени Тр г 7 коэфf

фициент пересчетасчетчика13. Коэ4

фициент пересчета N счетчика 13 выбираетс , исход из средней допустимой погрешности контрол при времени

0 Т. Так, например, если величина средней допустимой погрешности контрол составл ет.t5%, а средн величина разности фаз генератора 12 и ра.зрешающего счет сигнала на входе

5 R счетчика 13 составл ет в среднем 1/2 fj, то

1

0

5

0

5

0

5

N

10

2«0,05 В приведенной на фиг.1 функциональной схеме не учитываетс то, что в ре ajfbHbix управл ющих ЭВМ активным уровнем сигналов канала ЭВУ вл етс низкий уровень.

Пример конкретного выполнени устройства вывода информации дл 4-раэ- р дной шины адреса-данных приведен на фиг.2.

Микросхемы Д1 и П2 служат дл усилени и инвертировани входных сигналов , поступающих из канала ЭВМ, на микросхеме Д3.1....ЛЗ.З построен генератор импульсов частотой 4608 кГц, микросхема Д4 (ИЕ7) осу- ществл ет деление частоты генерато- Ь ра на 16, микросхема Д5 (ИЕ7) обеспечивает отсчет времени срабатывани защиты, микросхема Д6.I вырабатывает сигнал записи кода времени в счетчик Д5. Дешифраторы Д7 и Д11 (ИД7) и перемычки Е1 и Е2 соответственно осуществл ют адресацию к регистру данных и блоку зашлты. причем конкретный адрес, получаемый дешифрацией трех старших разр дов линии

адреса-данных, задаетс установкой .перемычек Е1 и Е2.

Элементы Д3.4...Д3.6 и Д12.1... Д12.3 служат дл инвертировани сигналов , их присутствие обусловлено характеристиками реальной элементной базы, В цел х унификации элементов в качестве регистра данных используетс счетчик ИЕ7 (микросхема Д10). Микросхема Д13 формирует сигнал записи данных в регистр. Элементна база: микросхема Д1 и Д2 серии К559, микросхемы ДЗ...Д13 серии , К555 или

других серий с аналогичными рами входных и выходных сигналов.

Питание устроГютва осуществл етс от источника +58t5%, А, диапазон контролируемых временных интервалов от 3,4 до 55,5 МКС. Изменение временных параметров достигаетс установкой кварцевого резонатора соответствующего номинала, а дл процессов, не требующих высокой точности отсчета - обычног о ко1щенсатора. Внутри диапазона обеспечиваетс 15-ступенчата программна регулировка времени.

Ф

ормула изобретени

Устройство л вывода информации из ЭВМ, содержащее первый дешифратор адреса, первый триггер, первый элемент И, элемент ИЛИ и регистр данных выход которого вл етс выходом устройства , выходы первого дешифратора адреса и информационные входы регистра данных вл ютс входами адреса данных устройства, информационный вход перового триггера соединен с выходом первого дешифратора, стробирую щий вход - входом синхронизации устройства , выход подклрочен к nepBONry входу первого элемента И,второй вход которог вл етс управл ющим входом устройства , выход первого элемента И соединен с управл ющим входом регистра данных, первый вход элемента ИЛИ вл етс входом сброса устройства, а выход соединен с входом сброса регистра данных.-отличающее- с тем, что, с целью повышени надежности , в него введены второй де

5

0

5

о

5

шифратор адреса, второй, третий и четвертый триггеры, второй элемент И, генератор импульсов, первый и второй счетчики импульсов, выход первого счетчика импульсов - соединен с вторым входом элемента ИЛИ и входом синхронизации третьего триггера информационные входы первого счетчика импульсов и входы второго дешифратора адреса соединены с входами адреса данных устройства, выход второго дешифратора адреса соединен с информационным входом второго триггера , стробирующий вход которого соединен с входом синхронизации устройства , а выход - с установочным входом третьет о тоиггера и первым входом второго элемента И, второй вход которого соединен с управл йщип входом устройства, а выход - с входом синхронизации первого счетчика импульсов, информационный вход третьего триггера соединен с шиной нулевого потен- циш1а, а выход - с информацион ным входом четвертого триггера и третьим входом первого элемента И, выход которого соединен также со стробирую- щим входом четвертого триггера, вход сброса которого соедилен с выходом элемента ИЛИ, выход четвертого триггера соединен с входом сброса второго счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов, а выход - с вычитающим входом первого счетчика импульсов, входы сброса первого, второго и третьего триггеров соединены с входом сброса устройства.

фиг. г

Claims

Формула изобретения Устройство для вывода информации из ЭВМ, содержащее первый дешифратор адреса, первый триггер, первый элемент И, элемент ИЛИ и регистр данных выход которого является выходом устройства, выходы первого дешифратора адреса и информационные входы регистра данных являются входами адреса данных устройства, информационный вход первого триггера соединен с выходом первого дешифратора, стробирующий вход - входом синхронизации устройства, выход подключен к первому входу первого элемента И,второй вход которого является управляющим входом устройства, выход первого элемента И соединен с управляющим входом регистра данных, первый вход элемента ИЛИ является входом сброса устройства, а выход соединен с входом сброса регистра данных, отличающеес я тем, что, с целью повышения на-с дежности, в него введены второй де шифратор адреса, второй, третий и четвертый триггеры, второй элемент И, генератор импульсов, первый и второй счетчики импульсов, выход первого счетчика импульсов·- соединен с вторым входом элемента ИЛИ и входом синхронизации третьего триггера информационные входы первого счетчика импульсов и входы второго дешифратора адреса соединены с входами адреса данных устройства, выход второго дешифратора адреса соединен с информационным входом второго триггера, стробирующий вход которого соединен с входом синхронизации устройства, а выход - с установочным входом третьего триггера и первым входом второго элемента И, второй вход которого соединен с управляющим входом устройства, а выход - с входом синхронизации первого счетчика импульсов, информационный вход третьего триггера соединен с шиной нулевого потенциала, а выход - с информационным входом четвертого триггера и третьим входом первого элемента И, выход которого соединен также со стробирующим входом четвертого триггера, вход сброса которого соединен с выходом элемента ИЛИ, выход четвертого триггера соединен с входом сброса второго счетчика импульсов, счетный вход которого соединен с выходом генератора импульсов, а выход - с вычитающим входом первого счетчика импульсов, входы сброса первого, второго и третьего триггеров соединены с входом сброса устройства.

1 493996 длг рю выгод вывод з во

СОЛ г оз т

s вг ι 03

АЛО

0 ос 0 1 1 Ύ 1 г л Ш

о ж 0 0 1 1 1 г 3 г - 1 * t -3 ЯА1 1

г L· 7 3 »5 тпг

0’3 0

ст яг 03 0« рС • 1 го of к НЕЗ

>5 г — в с па