SU1513463A2 - Устройство дл сопр жени электронной вычислительной машины с каналами св зи - Google Patents
Устройство дл сопр жени электронной вычислительной машины с каналами св зи Download PDFInfo
- Publication number
- SU1513463A2 SU1513463A2 SU884365541A SU4365541A SU1513463A2 SU 1513463 A2 SU1513463 A2 SU 1513463A2 SU 884365541 A SU884365541 A SU 884365541A SU 4365541 A SU4365541 A SU 4365541A SU 1513463 A2 SU1513463 A2 SU 1513463A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- computer
- information
- trigger
- Prior art date
Links
Landscapes
- Bus Control (AREA)
Abstract
Изобретение относитс к вычислительной технике, в частности к устройствам передачи данных, и вл етс усовершенствованием известного устройства по авт.св. N 1117627. Цель изобретени - повышение быстродействи устройства при передаче информации в ЭВМ путем сокращени числа обращений к подпрограмме прерывани и выхода из нее. Цель достигаетс введением в устройство счетчика числа записанных информационных слов, блока задани необходимого числа записываемых информационных слов, второго триггера и второй схемы сравнени . 1 ил.
Description
Изобретение относитс к вычислительной технике, в частности к устройствам передачи данных, и вл етс усовершенствованием устройства по авт.св. № 1117627.
Цель изобретени - повышение быстродействи устройства при передаче информации в ЭВМ.
На чертеже представлена функциональна схема устройства.
Устройство содержит коммутатор 1 каналов, дешифратор 2 адреса, счетчик 3 адресов, генератор 4 тактовых импульсов, первый элемент И 5, триггер 6, распределитель 7, элементы И 8 и 9 второй и первой групп, счетчик 10 числа записанных адресов.
счетчик 11 числа считанных адресов, коммутатор 12 адреса, первую схему 13 сравнени , элемент ИЛИ 14, пам ть 15 адресов, счетчик 16 числа записанных информационных слов, блок 17 задани необходимого числа записываемых информационных слов (кодирующий переключатель, поле распаиваемых перемычек и др.), вторую схему 18 сравнени , второй триггер 19, группу 20 информационных входов каналов, вход 21 чтени устройства, вход 22 режима устройства, группу 23 выходов сброса каналов устройства, группу 24 информационных выходов устройства и выход 25 устройства Запрос прерывани .
сл
со j;
& со
ю
:31513А63
: Устройство работает следуюищм образом .
После подачи питани ЭВМ выдает команду, привод щую все периферий- - |ные устройства в исходное состо ние. |По этой команде счетчики 3, 10, 11 и 16 сбрасываютс в О, триггер 6 сбрасываетс за счет сигнала обратной св зи установки распределител 7 ю в О, триггер 19 (например К561 ТР 2 или К561 ТМ2, срабатывающие от логических 1 на R- и S-входах), сбрасываетс с выхода первой схемы срав- нени 13 (например К561 ИП 2).
На шине 22 устанавливаетс сигнал логического О. Импульсы с генератора 4 переключают счетчик 3, так как сигнал на его входе блокировки в состо нии логического О, но не сдвигают распределитель 7 из-за его блокировки сигналом с выхода триггера 6. Последний подготавливает коммутатор 12 к пропусканию сигналов счетчика 11 и пам ть 15 к операции Чтение. На выходе второй схемы 18 сравнени сигнал отсутствует, на шине 25 сигнал логического О.
Так как счетчики 10 и 11 сброшены в О, то на выходе первой схемы сравнени будет состо ние логической 1, котора сбрасывает триггер 19 J9 О и удерживает его в этом состо нии . После подачи команды установки
рез элемент ИЛИ 14 происходит запись в пам ть 15 номера опрашиваемого коммутатором 1 канала в чейку с адресом 0...0. Сигнал с второго выхода распределител 7 записывает в счетчик 10 число 0...01, подготавлива к записи чейку с адресом 0.,.01 пам ти 15 и число 0...01 в счетчик 16 записанной информации, что соответствует одному записанному информационному слову. Сигнал с третьего выхода распределител 7 сбрасывает в О опрашиваемьш канал через, один из открытых элементов И 8, а сигнал с нулевого выхода сбрасьгоает триггер 6 в первоначальное состо ние и приводит устройство Б режим ожидани информации. Так как счетчик 10 устанавливаетс в состо ние O.-.OI, а счетчик 11 остаетс в состо нии 0...00, то на выходе первой схемы 13 сравнени возникает состо ние логического О., которым в дальнейшем обеспечиваетс возможность переключени триггера 19 от второй схемы .18 сравнени .
Выход первой схемы 13 сравнени вводитс как флаг (отдельный разр д) наличи записанной информации в информационное слово или в -виде отдельного разр да в регистр команд и состо ни ЭВМ.
Одновременно со счетчиком 10 в
в исходное состо ние ЭВМ устанавлива-зс состо ние 0...01 после записи перет 1 на входе 22, При этом устройство приводитс в рабочее состо ние- режим ожидани внешней информации. При отсутствии информации состо ние схемы не мен етс , на выходе элемента И 5 сигнал отсутствует., импульсами генератора 4 через счетчик 3. и дешифратор 2 опрашиваетс коммутатор 1 .
При по влении сигнала на каком- либо входе коммутатора 1 на выходе элемента И 5 по вл етс единичньш сигнал, который останавливает счетчик 3, перебрасывает триггер 6 и открывает элементы И 9, через которые код номера опрашиваемого канала подаетс на информационные входы пам ти 15. При этом триггер -6 переключает коммутатор 12 на пропускание сигналов со счетчика 10, подготавливает пам ть 15 к операции Запись и разрешает прохождение тактовых импульсов на распределитель 7. По сигналу с .первого выхода распределител 7 че40
45
50
55
вого информационного . слова устанавливаетс счетчик 16. Если состо ние счетчика 16 записанной информации , не совпадает с состо нием блока 17 задани необходимого числа записанной информации, то на выходе второй схемы 18 совпадени стоит логически О, и триггер 19 не переключаетс , сигнал Запрос прерывани на шине 25 отсутствует, несмотр на то, что устройство записгшо и подготовило к вводу в ЭВМ одно информационное слово. В это врем импульсами генератора 4 через счетчик 3 и дешифратор 2 опрашиваетс коммутатор 1. Пр по влении сигнала на каком-либо вхо де коммутатора 1 процесс записи информации в пам ть 15 повтор етс , при этом увеличиваетс число в счет чике 10 и в счетчике 16. Процесс повтор етс до тех пор, пока состо ние счетчика 16 не совпадает с сос то нием блока 17 задани необходимо го числа записанных значений. При
0
5
0
5
вого информационного . слова устанавливаетс счетчик 16. Если состо ние счетчика 16 записанной информации , не совпадает с состо нием блока 17 задани необходимого числа записанной информации, то на выходе второй схемы 18 совпадени стоит логический О, и триггер 19 не переключаетс , сигнал Запрос прерывани на шине 25 отсутствует, несмотр на то, что устройство записгшо и подготовило к вводу в ЭВМ одно информационное слово. В это врем импульсами генератора 4 через счетчик 3 и дешифратор 2 опрашиваетс коммутатор 1. При по влении сигнала на каком-либо входе коммутатора 1 процесс записи информации в пам ть 15 повтор етс , при этом увеличиваетс число в счетчике 10 и в счетчике 16. Процесс повтор етс до тех пор, пока состо ние счетчика 16 не совпадает с состо нием блока 17 задани необходимого числа записанных значений. При
этом на выходе второй схемы 18 сравнени возникает логическа 1, котора сбрасывает счетчик 16 в О и перебрасывает триггер 19, что приводит к по влению сигнала логической 1 - Запрос прерьшани на шине 25.
Если процессор ЭВМ зан т обработкой более приоритетной программы (не реагирует на прерьшание), а на входе коммутатора 1 имеетс инфор маци , то она аналогичным образом записываетс в чейки пам ти 15. При этом показани счетчика 10 все более отличаютс от показаний счетчика 11, а показани счетчика 16 начинают расти с нулевого значени и приближатьс к значению, установленному 3 блоке 17.
Логика считывани информации из пам ти 15 адресов следзтоща . ЭВМ снимает разрешение с входа 22, при этом на выходе элемента И 5 всегда. О независимо от наличи информаци на входах коммутатора 1. Дп исключени потери информации, если сн тие сигнала на входе 22 йроисходит в момент выдачи распределителем 7 импульсов записи информации, ЭВМ делает задержку адреса устройства по входу 21 передним фронтом импульса, через элемент ИЛИ 14 читает чейку пам ти 15 с адресом 0...00, а задним фронтом записьшает в счетчик 11 число 0.,.01, т.е. счетчик 11 как бы догон ет счетчик 10, считывание информации происходит до получени состо ни 1 на выходе первой схемы 13 сравнени , что приводит к сбросу второго триггера 19 и сн тию сигнала Запрос прерывани или до обращени к процессору устройства с более высоким приоритетом, т.е. устройство не требует полного считы- .вани пам ти 15. После окончани считывани или по прерыванию другим устройством ЭВМ восстанавливает 1
на входе 22 и приводит устройство в iрежим записи информации. При этом если считывание произошло полностью Запрос прерывани снимаетс и устанавливаетс лишь после того, как устройство подготовит к передаче определенное число информационных слов. Если же считывание произошло
не полностью, Запрос прерывани сохран етс и подтверждаетс каждый раз после записи в пам ть определенного числа информационных слов. Выход схемы 13 сравнени , используемый в качестве флага, сигнализирует ЭВМ о полностью считанной пам ти.
Claims (1)
- Формула изобретениУстройство дл сопр жени электронной вычислительной машины с каналами св зи по авт. св. № 1117627, отличающеес тем, что, с целью повьшхени быстродействи устройства при передаче информации в ЭВМ, в него введены счетчик числа записанных информационньк слов, блок задани необходимого числа записываемых информационных слов, вторасхема сра внени и второй триггер, причем тактовый вход счетчика числа записанных информационных слов соединен с вторым выходом распределител , а группа выходов - с первой группой входов второй схемы сравнени , втора группа входов которой соединена с группой выходов блока задани необходимого числа записьшаемых информационных слов, выходы первойсхемы сравнени и второго триггера вл ютс соответствующими выходами устройства дл подключени к входам готовности вьщачи и заАроса прерьшани ЭВМ, выход второй схемы сравнени соединен с входом сброса счетчика числа записанных информационных слов и установочным входом второго триггера, входом сброса подключенного к выходу первой схемы сравнени .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884365541A SU1513463A2 (ru) | 1988-01-18 | 1988-01-18 | Устройство дл сопр жени электронной вычислительной машины с каналами св зи |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884365541A SU1513463A2 (ru) | 1988-01-18 | 1988-01-18 | Устройство дл сопр жени электронной вычислительной машины с каналами св зи |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1117627 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1513463A2 true SU1513463A2 (ru) | 1989-10-07 |
Family
ID=21350473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884365541A SU1513463A2 (ru) | 1988-01-18 | 1988-01-18 | Устройство дл сопр жени электронной вычислительной машины с каналами св зи |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1513463A2 (ru) |
-
1988
- 1988-01-18 SU SU884365541A patent/SU1513463A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 824185,кл. G 06 F 13/00, 1979. Авторское свидетельство СССР № 1117627, кл. G 06 F 13/00, 1983. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1513463A2 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1348839A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
SU1642472A1 (ru) | Устройство дл контрол выполнени последовательности действий оператора | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
SU1111150A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
RU2022345C1 (ru) | Устройство сопряжения интерфейсов | |
SU1383373A1 (ru) | Устройство дл прерывани при отладке программ | |
SU1658166A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
SU1493996A1 (ru) | Устройство дл вывода информации из ЭВМ | |
SU1624465A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1552189A1 (ru) | Устройство дл контрол программ | |
SU1541616A1 (ru) | Устройство дл отладки многопроцессорных систем | |
SU1527639A1 (ru) | Устройство дл сопр жени внешних устройств с магистралью ЭВМ | |
SU1615719A1 (ru) | Устройство дл обслуживани запросов | |
SU1483453A1 (ru) | Устройство дл формировани адреса источника запроса | |
SU1654826A1 (ru) | Устройство дл контрол последовательностей сигналов | |
SU1513462A1 (ru) | Устройство дл сопр жени эвм с внешним устройством | |
SU1117627A1 (ru) | Устройство дл сопр жени электронной вычислительной машины с каналами св зи | |
SU1432522A1 (ru) | Устройство дл формировани сигнала прерывани | |
SU1501023A1 (ru) | Устройство дл ввода информации | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
SU760076A1 (ru) | Устройство для сопряжения1 | |
SU1026163A1 (ru) | Устройство дл управлени записью и считыванием информации | |
SU1689955A1 (ru) | Устройство дл отладки программ | |
SU1444783A1 (ru) | Устройство дл контрол микропроцессора |