SU1527639A1 - Устройство дл сопр жени внешних устройств с магистралью ЭВМ - Google Patents
Устройство дл сопр жени внешних устройств с магистралью ЭВМ Download PDFInfo
- Publication number
- SU1527639A1 SU1527639A1 SU874262080A SU4262080A SU1527639A1 SU 1527639 A1 SU1527639 A1 SU 1527639A1 SU 874262080 A SU874262080 A SU 874262080A SU 4262080 A SU4262080 A SU 4262080A SU 1527639 A1 SU1527639 A1 SU 1527639A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- inputs
- gain
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано дл электрического и алгоритмического согласовани микроЭВМ с периферийными устройствами. Цель изобретени - сокращение аппаратурных затрат устройства. Устройство содержит два блока усилени , два блока дешифрации, буферный регистр, две группы элементов И, первый блок регистров ввода-вывода и группу блоков регистров ввода-вывода. Устройство позвол ет организовать дополнительные сигналы управлени периферийными устройствами или сигналы дополнительных состо ний и стробов, или дополнительные данные периферийных устройств, доступные по чтению, записи или по записи и чтению со стороны микроЭВМ. 4 ил.
Description
Изобретение относитс к вычислительной технике и может быть использовано дл электрического и алгоритмического согласовани микроЗВМ, имеющих магистральный параллельный интерфейс ИЛИ (Электроника-60, ДВК), с периферийными устройствами ввода-вывода , имеющими другие интерфейсы.
Целью изобретени вл етс сокращение аппаратурных затрат устройства, требуемых при подключении к ЭВМ раз- юобразных периферийных устройств.
На фиг, 1 представлена блок-схема устройства; на фиг. 2 - схема второго блока дешифрации, групп элементов И и одного из блоков регистров ввода- вьшода; на фиг. 3 - схема программно- доступных разр дов регистров; на
фиг. 4 - временна диаграмма работы устройства.
Устройство содержит первый 1 и второй 2 блоки усилени , первый блок 3 дешифрации, буферный регистр 4, второй блок 5 дешифрации, элементы И 6 и 7 первой и второй групп, первый блок 8, регистров ввода-вьшода, группа блоков ,, регистров ввода-вывода . Кроме того, показаны внутренние св зи входов и выходов (линий) 9-29 устройства.
Блок 3 может быть выполнен на БИС 1801ВП1-033, а блок 4 - на БИС 1801ВЛ1-034.
Блок 5 дешифрации, группы элементов И 6 и 7 и блоки 8 регистров содержат (фиг. 2), например, триггеры 30-32, элементы И-НЕ 33-36, элемент ИЛИ-ИЕ 37 и элемент НЕ 38.
Устройство работает след тощим образом .
ycTpofic HO через блок 1 подключаетс к маг истрали ЭВМ (интерфейсу МПИ), а через блок 2 - к перифернй- иым устройствам ввода-вывода
По команде ЭВМ по одной из линий поступает сигнал сброса, по ксгсрому на линии «6 формируетс импу; ьс начальной установки блоков 4 и 8, Блоки 3, 4 и 8 наход тс в исходном состо нии , при этом сигналы на их вь.ходах пассизнь и не оказывают вли ни на работу обоих интерфейсов. В таком состо нии устройство находитс до тех пор, пока нет обра ;ен11 ЭВМ к регистрам устройства.
ЭВМ обслуживает устройства ввода и вывода, обраща сь к регистрам состо ни (PC) и регистрам данных (РД) устройства. Каждый из регистров ГС и РД имеет свой адрес в адресном пространстве ЭВМ, формат и структуру nporpaNjMHO-доступных разр дов. Ап- паратно PC наход тс внутри блока 3, а РД - внутри регистра 4. Дл простоты рассмотрим работу устройства при обслуживании ЭВМ л1-1шь устройства ввода и как Организуетс дополните.тьньш программны; ) доступ к PC, закрепленному за этим устройством ввода, лишь по записи, а дополнительный программный доступ к РД, закрепленному за этим устройством ввода, лишь пс чтению .
ЭВМ, обслужива устройство вводи вначале обрас .аетсн к PC в цикле Ввод (фкг. 4). При этом в адресной части цикла микроЭВМ зыставл ет на шине адреса-даниых интерфейса адрес PC, закрепленный за этим устройством ввода, стробиру его фронтом синхроимпульса адреса, посьшаемым по шине управлени обменом интерфейса МЛН, По лини м 9 этот адрес поступает на вход блока и на входы блока 5. По сьшхроимпульса -адреса, поступающего по пини м 11 и 23, блок 3 распознает адрес устройства и дает разрешение регистру PC, наход щемус внутри блока 3, блок 5 в это же врем распознает адрес, зашифрованный младшими разр дами и поступающий на его входы 20-22, и на одном из выходов, допустим, 26, активирует сигнал разрешени , тюступающий на вход элемен276394
И 6, Эти разрешени активны в течение всего цикла Ввод, пока активен CHJrxpOHMnynhC адреса на входе 23,
По окончании адресной части цикла - Ввод ЭВМ посылает синхроимпульс ввода, С выхода блока 1 :ггот синхроимпульс поступает по лини м 11 и 25, 1шок 3 по синхроимпульсу ввода подклю- чае пыходы программно-доступных по чтению разр дов PC к лини м 9 и одновременно вырабатывает синхроимпульс
10
5
0
5
0
5
0
5
С
1зтвета на выходе 14. ЭВМ считьшает данные из PC о состо нии устройства ввода. Сигналы на выходах 28 и 29 элементов И 6 и 7 в этот момент пассивны , так как ни на одном из них не ;зьп с 1Н етс условие совпадени . Блоки наход тс в исходном состо нии и не оказьшают вли ни на работу устройства . Цикл Ввод ЭВМ заканчивает, снима синхроимпульс ввода и синхроимпульс адреса. Блок 3 снимает синхроимпульс ответа на выходе 14.
Проанализировав прин тые из PC данные о состо нии устройства ввода, ЭВМ в случае, если устройство ввода готово к работе и нет ошибки в его состо нии, обращаетс к PC в цикле Вьюод, При этом в адресной части цикла ЭВМ выставл ет на шине адреса- данных интерфейса адрес PC, стробиру его фронтом синхроимпульса адреса . В этой, адресной, части цикла Вывод все процессы идентичны описанным дл цикла Ввод, На выходе 26. блока 5 активен в течение всего цикла сигнал разрешени .
По окончании адресной части этого цикла ЭВМ выставл ет на шинах адре- са-данн(-гх данные дл записи в программно-доступные по записи разр ды PC, сопровожда их синхроимпульсом Вьшода, Блок 3, получив синхроимпульс выпода на входе 11, активирует на выходе 14 синхроимпульс ответа, С выхода 14 этот сигнал поступает на блока 1 и на входы элементов И 6 и 7, На выходе 28 элемента И 6 по вл етс активный сигнал, воздейст- вутщий на синхронизирующий вход блока 8 . На всех остальных управл ющих входах блоков вьшода 8 в этот момент Псчссивные сигналы, поэтому в данный момент работает только блок 8 и только на запись. Происходит занесение основных данных записи в ссновной PC внутри блока 3 и дополнительных данных записи с линий 19, Эти дополни5
тельйые данные вл ютс дополнительными си1 налами управлени вводом и выводом (в данном примере только вводом ) и, поступа на зход 17 блока 2 позвол ют расширить номенклатуру основных сигналов управлени вводом и вьшодом, поступающих на вход J5 блока 2.
Дзлее ЭВМ ожидает какого-либо состо ни устройства ввода, например готовности к вводу информации , анализиру соответствующий разр д PC в циклах Ввод. Как только устройство ввода будет готово ввести данные, ЭВМ обращаетс по адресу РД, закрепленному за данным устройством ввода, в дикле Ввод. При этом мик- роЭВМ выставл ет на шине адреса-дан- ных в адресной части цикла адрес РД, стробиру его фронтом синхроимпульса адреса. Срабатывают блоки 3 и 5, Блок 3 дает разрешение своему регистру РД, подготавлива ввод данных из него в ЭВМ, на выходе 26 блока 5 также по вл етс активный сигнал разрешени , поступающий на вход соответствующего элемента И 7,
Блок 3, получив синхроимпульс ввода , вырабатывает на соответствующем выходе 15 сигнал управлени вводом данных из РД, а также иырабатывает синхроимпульс ответа на выходе 14. Сигнал управлени вводом с выхода 15 поступает на входы блоков 2 и 4, По этому сигналу регистр 4 подключает основные данные ввода, которьЕе поступают на его входы с выходов блока 2 и выдаютс на линии 19 адреса- данных. В этот же момент времени на выходе 29 соответствующего элемента И 7 и на входе 29 соответствующего блока 8 по вл етс активный сигнал разрешени , и дополнительные данные ввода с выходов 18 блока 2 выдаютс на линии 19 и 9 блока 1, Таким образом , одновременно с основными данными ввода ЭВМ считывает и дополнительные данные ввода, т.е. номенклатура данных ввода расгт115 етс .
Устройство может быть реализовано (фиг. 2) с организацией дополнительного программного доступа по записи к нулевому разр ду PC устройства ввода и дополнительного программного доступа по чтению к восьмому разр ду РД устройства ввода (блоки 3 и 4 с их св з ми не показаны)..С помощью такого устройства, организуетс до276396
полнительный сигнал управлени вводом Старт и дополнительный бит контрол по паритету данных ввода ПАР. На фиг. 4 приведены временные диаграммы устройства ввода, изображенного на фиг. 2.
ЭВМ, обслужива устройство ввода, вначале обращаетс к PC источника в )Q цикле Ввод -(участок 1, фиг. 4).
При этом в адресной части цикла ЭВМ выставл ет на тине адреса-данных интерфейса адрес PC, закрепленный за этим устройством ввода, допустим 15 177550. Односременно с адресом активируетс сигнал ВУ (линии 11), свидетельствующий о том, что выставленный адрес принадлежит к области старших 4К адресов, которые в адресном 20 пространстве ЭВМ отведень под адреса периферийных устройств. Через врем , необходимое дл окончании переходных процессов в канале ЭВМ после выставлени адреса, ЭВМ активирует 25 в лини х 11 и 23 синхроимпульс адреса СИЛ. По фронту этого сигнала срабатывают блоки 3 и 5. Блок 3 распознает адрес 177550 как свой и запоминает этот признак до око1гчани 30 текущего цикла Ввод. Блек 5 в это же врем распознает адрес, зашифрованный в двух мллдпчп разр дах и поступающий на его входы 21 и 22, как свой, и на ег-о выходе 26 активиру- jr етс сигнал разрешени , поступающий на вход первого элемента И 6. Этот сигнал активен в течение всего цикла Ввод, пока активен синхроимпульс адреса СИЛ. На выходе 27 блока 5 40 сигнал разрешени uacciraeH в течение всего рассматриваемог О цикла.
По окончании а,г;ресной части цикла Ввод ЭВМ посылает синхроимпульс ввода, активиру сигнал на лини х 45 11 и 25 . Этот сигнал поступает на вход блока 3 и на вход элемента И 7 . Блок 3 с задержкой относительно начала сигнала Ввод подключает выходы программно-доступных по 50 чтению разр дов PC источника к лини м 19 и с задержкой относительно начала сигнала Ввод вырабатьшает синхроимпульс ответа на выходе 14. ЭВМ считьшает данные из PC о состо - 55 НИИ устройства ввода, сопровождаемые синхроимпульсом отлета. Сигналы на выходах 28 и 29 элементов И 6 и 7 в этот момент пассивны, так как ни на одном из элементов И не выполн -
етс условие совпадени . Выходы блока 8 наход тс в пассивном состо нии и не оказывают вли ни на работу устройства. Цикл Ввод ЭВМ заканчивает ,снима синхроимпульс ввода Блок 3 после этого отключает выходы программно-доступных по чтению разр дов PC от линий 19 и одновременно снимает синхроимпульс ответа на выходе 14. Б ответ на сн тие синхроимпульса ответа ЭВМ снимает сигнал СИА что приводит к сн тию сигнала разрешени на В1|Коде 26 устройства. Цикл Ввод окончен.
Проанализировав считанные из PC данные о состо нии устройства ввода, ЭВМ в случае, если устройство готово к работе и нет ошибки в его состо - НИИ, обращаетс к PC в цикле Вывод (участок 2, фиг. А). При этом в адресной части этого цикла ЭВМ выставл ет на лини х 9 адрес PC 177550. В этой, адресной, части цикла Вывод все процессы идентичны описанным дл цикла Ввод. На выходе 26 блока 5 активен в течение всего цикла Вывод сигнал разрешени . Сигнал на выходе 26, пассивен в течение всего рассматриваемого цикла. По окончании адресной части цикла Вьшод ЭВМ выставл ет на лини х 9 данные дл записи в PC (код 000001 - команда Старт на УВВ), сопровожда выводимые данные синхроимпульсом вьшода. Блок 3, получив синхроимпульс вьшода на соответствующем входе 11, активирует синхроимпульс ответа. С выхода 14 этот сигнал поступает на вход блока 1 и на входы элементов И 6 и 7. На выходе элемента И 7 в рассматриваемом цикле - пассивный сигнал, поэтому в цикле Вьшод на выходе 17 блока 8 активируетс сигна Старт, а на выходе 19 блока 8 сигнал пассивен. Происходит занесение основных данных записи в основной PC (расположенный внутри блока 3) и дополнительных данных записи в блок 8. Цикл Вьшод ЭВМ завершает сн тием синхроимпульса Вывода, затем через ЭВМ снимает с линий 9 данные. После сн ти сигнала вывода блок 3 снимает синхроимпульс ответа на выходе 14, и сигнал на выходе элемента И 6 переходит в пассивное состо ние . В ответ на сн тие устройством синхроимпульса ответа ЭВМ снимает сигнал СИЛ. Это приводит к сн тию
.
10
276398
сигнала разрешени на выходе 26 блока 5. Цикл Вьшод окончг.н. Сигнал Старт на выходе блока 8 включает, например, механизм прот 1-ивани , например , считывател перфоленты, который снимает сигнал готовности.
Возможны два режима работы ЭВМ с устройством: по опросу флага готовности и по прерывани м.
В режиме опроса флага готовности ЭВМ непрерьшно анализирует бит готовности PC в циклах Ввод. По приходу строба СТР-И П, который поступает по линии 12 блока 2, сигнал Старт на выходе 17 блока 8 становитс пассивным . Взводитс бит готовности PC (внутри блока 3). Как только это происходит , ЭВМ обращаетс к РД источника в цикле участок 3, фиг. 4). При этом в адресной части цикла ЭВМ выставл ет адрес РД / 77552, сопровожда этот адрес выработкой сигналов ВУ и СИА, аналогично циклу Ввод участка 1 (фиг. 4), На выхо15
20
25
0
5
0
5
0
де 27 блока 5 активируетс на врем рассматриваемого цикла сигнал разрешени , поступающий на вход элемента И 7. Блок 3 после начала сигнала ввода вырабатьшает на соответствующем выходе 15 строб управлени вводом данных, а затем синхроимпульс ответа на выходе 14. Строб управлени вводом поступает на соответствующий вход блока 2 (а оттуда на УВВ) и на вход регистра 4. По этому стробу регистр 4 подключает основной РД источника к лини м 19. В этот же момент времени на выходе элемента И 7 активируетс сигнал разрешени , и дополнительный бит паритета, поступающий с выхода 18 блока 2.(т.е. от УВВ), через элемент И-НЕ 34 передаетс в линии восьмого разр да линий 19 адреса-данных. Таким образом, вместе с основным байтом данных считываетс и дополнительный бит паритета , Завершение цикла - аналогично рассмо ренному на участке 1 (фиг.4). Режим работы по прерьшани м отличаетс от рассмотренного тем, что в цикле Вьшод (участок 2, фиг. 4) ЭВМ вместе с командой Старт записывает в PC условие разрешени прерывани (код 000101). После этого ЭВМ может заниматьс другой работой, а не опрапгивать непрерьшно флаг готовности устройства. Как только УВВ будет снова готово к вводу данных в
микроэвм, на соответствующем вьгходе 13 блока 3 возникает требование пре- рьшани , поступающее через блок 1 и интерфейс МПИ н ЭВМ, котора завер щает выполнение той команды, во врем выполнени которой поступило требование прерывани от данного УЕВ, и выполн ет цикл Ввод адреса вектора прерьтани , в результате чего выполн етс подпрограмма обслуживани данного УВВ и ввод основных и дополнительных данных от УВВ в ЭВМ (участок 3, фиг. А). После ввода данных ЭВМ, если ввод информации еше не закончен полиостью, вновь записьшает в PC команду.Старт вместе с условием разрешени прерывани , после чего ЭВМ возобновл ет выполие- ние прерванной программы до очередного требовани прерьшанин, и т.д., пока вс информаци от УВВ не будет введена в ЭВМ. Режим работы по пре- рьгоани м позвол ет организовать работу системы в режиме реального времени .
Claims (1)
- Формула изоб,ретени Устройство дл сопр жени внешних устройств с магистралью ЭВМ, содержащее первый и второй блоки усилени первый и второй блоки дешифрации, блок регистров ввода-вывода и буферный регистр, причем первый информационный вход первого блока дешифрации соединен с входом-выходом буферного регистра и первым входом-выходо первого блока усилени , второй вход- выход которого вл етс входом-выходом устройства дл подключени к магистрали ЭВМ, второй информационный вход, синхровход, первый, второй и третий выходы первого блока дешифрации соединены соответственно с первыми , вторыми выходами, входами первого блока усилени и первым входом второго блока усилени , вход-выход которого вл етс вхс дом-выходом устройства дл подключени к магистрали внешних устройств, а первый выход, вторые вход и выход сосэтветственно подключены к третье.му кпформационно1050505050му входу, четвертому выходу блока дешифрации, выходу и информационному входу буферного регистра, входы задани режима и сброса которого подключены соответственно к третьему и четвертому выходам первого блока дешифрации, информационный и синхронизирующий входы второго блока дешифрации подключены соответственно к первому информационному входу-выходу и первому выходу первого блока усилени , первый выход, первый информационный пход и второй выход первого блока регистров ввода-вывода соединены соответственно с третьими входом и выходом второго блока усилени и с первым входом-выходом первого блока усилени , отличающеес тем, что, с целью сокращени аппаратурных затрат устройства, в него введены две группы элементов И и группа блоков регистров ввода-вывода , причем первые входы элементов И первой и второй групп подключены соответственно к выходам первой и второй групп второго блока дешифрации , вторые и третьи входы соединены соответственно с вторым вькодом первого блока дешифрации и с вторым выходом первого блока усилени , первые выходы, первые информационные входы и вторые выходы блоков регистров ввода-вывода группы соединены соответственно с группами входов и выходов второго блока усилени и первым входом-выходом первого блока усилени , вторые информационные входы первого блока регистров ввода-вывода и блоков регистров ввода-вьшода группы подключены к первому входу-выходу первого блока усилени , сннхровходы вьшода и ввода и первый н второй входы установки первого блока регистров ввода-вывода и блоков регистров ввода-вьшода группы соединены соответственно с выходами элементов И первой и второй групп, с первым выходом второго блока усилени и с четвертым выходом первого блока дешифрации и четвертым входом второго блока уси7 лени .-VILXL31«+ .лкtoi Jl&ч1 Lr:ii«&Пиiа ппг1ю 9 и т s s л 3 1 оisuvjinnttfestjzioтnpotfia f« t9oe rtj/ bitgc.vuHvmtiit iitiS i4 i tt}a/vffto-eectryf nn«pOiftltStjЛИЛ уетройстёа Sfodo tomatHOcrr устройстве вводоpoipfuitHtjt пре. ыВота apotflOfmbi tfcmpoucffifOM iioOaSam noptifr emodoHHiiuSSo lUlJlJH KкцАоо...тРедактор В, ПетрашФигМСоставитель В. ВертлибТехред Л.Сердюкова Корректор Т. Малецi4/top) йонниг МоЛxzr
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874262080A SU1527639A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл сопр жени внешних устройств с магистралью ЭВМ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874262080A SU1527639A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл сопр жени внешних устройств с магистралью ЭВМ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1527639A1 true SU1527639A1 (ru) | 1989-12-07 |
Family
ID=21310919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874262080A SU1527639A1 (ru) | 1987-06-15 | 1987-06-15 | Устройство дл сопр жени внешних устройств с магистралью ЭВМ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1527639A1 (ru) |
-
1987
- 1987-06-15 SU SU874262080A patent/SU1527639A1/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР 1282148, кл. G 06 F 13/20, 1986. Авторское свидетельство СССР 1451709, кл. G 06 F 13/20, 08.06.87. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1527639A1 (ru) | Устройство дл сопр жени внешних устройств с магистралью ЭВМ | |
EP0436211B1 (en) | Apparatus enabling observation of internal memory-mapped registers | |
SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
SU1399750A1 (ru) | Устройство дл сопр жени двух ЦВМ с общей пам тью | |
SU1737454A1 (ru) | Устройство дл запоминани трассы функционировани многопроцессорных систем | |
SU1711168A1 (ru) | Устройство дл контрол хода программ | |
SU1596333A1 (ru) | Устройство дл обнаружени ошибок при передаче информации | |
SU1182534A1 (ru) | Устройство для сопряжения процессора с внешними абонентами | |
SU1348839A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
SU1462408A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
SU1605247A1 (ru) | Многопроцессорна система | |
SU760076A1 (ru) | Устройство для сопряжения1 | |
SU1488815A1 (ru) | Устройство для сопряжения источника и приемника информации | |
RU1798798C (ru) | Многомашинна вычислительна система | |
SU1471195A1 (ru) | Устройство дл отладки программ | |
SU1265781A1 (ru) | Устройство дл сопр жени двух электронных вычислительных машин (ЭВМ) | |
SU1231507A1 (ru) | Устройство дл обмена информацией двух электронно-вычислительных машин | |
SU1478193A1 (ru) | Перепрограммируемое устройство дл микропрограммного управлени | |
SU1672458A1 (ru) | Устройство дл сопр жени ЭВМ с магистралью ввода-вывода периферийных устройств | |
SU1619290A1 (ru) | Устройство обмена данными | |
SU1247877A1 (ru) | Устройство дл отладки микроЭВМ | |
SU935942A1 (ru) | Устройство дл сопр жени вычислительных машин | |
SU1343418A1 (ru) | Устройство дл контрол хода программ | |
SU1278866A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств | |
SU1341636A1 (ru) | Устройство дл прерывани программ |