SU1462408A1 - Устройство дл отображени информации на экране телевизионного индикатора - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и мо- жет быть использовано в устройствах дл  отображени  информации, выводимой из ЭВМ. Цель изобретени  - повышение быстродействи  устройства. Уст

Description

I

Изобретение относитс  к автома и- ке и вычислительной технике и может быть использовано в устройствах дл  отображени  информации;, выводимой из ЭВМ.

Цель изобретени  - повьшюние быстродействи  устройства,,

На чертеже представлена функциональна  блок-схема уст эойства.

Устройство содержит генератор 1 импульсов, первый сч етчик 2 тактов, шифратор 3 распределеш-г  импульсов, шифратор 4 обрсщени , первьй элемент И 5, счетчик 6 ад,ресоа1 регенерации, второй элемент И 7, счетчик 8 ,адре- сов воспроизведени , рагистр 9 данных , регистр 10 адреса, блок 1 пам ти , телевизионный индикатор 12, триггер 13 чтени , триггер 14 записи , первый элемент 5ШИ ЛБ, коммуI a- тор 16 адресов, буферные регистры воспроизведени  17 и выходных й, коммутатор 19 импульсов последовательности элементов в строке, триггер 20 управлени  циклом, шифратор 21 адреса, счетчик 22 номера элемента в строке, триггер 23 синхрони;ш- ции, делитель 24 частоты, триггер 25 приоритета, второй счетчик 26 тактов второй, третий 28 э,пе:менты , третий 29 и четвертый 30 элемент И.

2

По входу 31 подаютс  сигналы управлени  от внешнего источника, например ЭВМ (не; показан), по входу 32 - входной код данных, по входу 5 33 - входной код адреса данных, на выходе 34 - выходной код данных, 35 - выходной сигнал признака цикла записи-чтени  в ЭВМ (приемник информации на чертеже не показан). Позици ми 216-90 обозначены входы и выходы блоков устройства,

Устройство работает следук дим образом .

Во врем  пр мого хода луча в устройстве организованы частичные циклы обращени  (чтени  или записи) к блоку 11 пам ти. Во врем  четного частичного цикла происходит чтение ий- , формации дл  возобновлени  изображени  на экране индикатора 12} во врем  нечетного частичного цикла - запись-чтение от внешних источников информации или регенераци . Таким об- „.с разом, чтение дл  восстановлени 

изображени  и запись-чтение от внешних источников информации или регенераци  происход т в непересекакшщес  отрезки времени, т.е. между указан- .„ ными процедурами, не возникает конф15

20

30

ликтных ситуаций в процессе обраще- ш  к 6,, юку 11 пам ти.

Во врем  обратного ггода устройство работает следующим образом.

Триггер 20 по входу 42 импульсами обратного хода по строке и по кадру устанавливаетс  в нуль, что дл  устройства аналогично нечетному частичному циклу во врем  пр мого хода луча . Импульсами обратного хода по строке и по кадру с помощью элемен-. та И 30 отключаетс  выход триггера 23 синхронизации, а укороченными .им- пульсами обратного хода по строке и по кадру с помощью элемента И 30 вход триггера 25 подключаетс  к выходу элемента ИЛИ 15 Укороченные импульсы обратного хода короче по длительности импульсов обратного хода минимум на врем  одного собственси-чтени  информации, и с входа 31 поступает на в5сод установки в нуль триггера 25.

Во врем  обратного хода луча работа устройства синхрониэируатс  асинхронными сигналами записи-чтени  от внешних источников информации, т.е. передним фронтом импульса с выхода элемента 29 через элемент ИЛИ 28 происходит сброс в нуль делител  24 частоты и второго счетчика 26 тактов. Выходной код счетчика 26 поступает на вход 61 шифратора 4, в котором

он преобразуетс  в управл ющие сигналы выбора строк, столбцов и записи чтени  дл  блока 11 пам ти. Сброс делител  24 и счетчика 26 осуществл етс  также через элемент ИЛИ 28 в нача

ного минимального времени цикла обра- 20 пр мого хода луча передним фронщени  блока 11 пам ти. Тем самым внешнее устройство имеет возможность закончить цикл обращени  к блоку i1 пам ти до перехода устройства к работе в режиме частичных циклов.

При отсутствии записи-чтении информации от внешних источников информации происходит регенераци  содержимого блока 1I пам ти. Асинхронные сигналы записи-чтени  от внешних источников информации, которые с входа 31 поступают на вход 46 установки в единицу триггера 13 или на вход 47 триггера 14, запоминаютс  указанными триггерами и по входам 48 и 49 через элемент ИЛИ 15 и вход 89 поступают на вход установки в единицу триггера 25. После установки триггера 23 в единицу происходит запись-чтение информации от внешних источников инфор- 40 довательньгх обращений к блоку 11 па:Мации в блок 11 пам ти. Единичный сигнал с выхода триггера 25 через элемент ИЛИ 27 поступает на вход 52 ; элемента И 5, блокиру  счетные плюс единицы на его выходе, на вход 53 ре- гистра iS, разреша  запись информации с выхода блока 11 пам ти в ре- гистр 18 при чтении во внешние источ- даки информации, на вход 45 шифратора 21, которьш через коммутатор 16 подключает к адресной шине блока 11 пам ти регистр 10, на выход 35 - признак готовности к очередной записи-чтению во внешние источники информации .

Триггер 25 сбрасываетс  в нуль задним фронтом сигнала Обмен, который вырабатываетс  внешними источниками информации на врем  цикла запи5

0

5

том импульса пр мого хода луча. Так как запись-чтение информации от внешних источников информации в блок 1 пам ти может прервать еще незаконченный цикл регенерации по какому-то адресу, цикл регенерации по этому адресу необходимо повторить. С этой целью импульс записи-чтени  с выхода элемента И 39 поступает на вычитающий вход счетчика 6 адреса регенерации , т.е. при каждом обращении к блоку И пам ти от внешних источников информации происходит уменьшение на единицу содержимого счетчика 6, так как дл  записи-чтени  от внешних источников информации в блок 11 пам ти должно поступить три команды, одна из которых  вл етс  циклом обращени  к блоку 11 пам ти. Из трех послем ти в наихудшем случае отводитс  два цикла дл  регенерации.

Таким образом изобретение обеспечивает повьш1ение быстродействи  устройства за счет исключени  частичных циклов обращени  во врем  обратного хода луча развертки.

Claims (1)

1. Формула изобретени 

   Устройство дл  отображени  информации на экране телевизионного индикатора , содержащее генератор импульсов , первый счетчик тактов, шифратор распределени  импульсов, шифратор обращени , первьй и второй элементы И, счетчик адресов регенерации, счетчик адресов воспроизведени , регистр данных, регистр адреса, блок пам ти.

   триггер чтени , триггер записи, вый элемент ИЛИ, коммутатор адресов, буферные регистры воспроизнедени  и выходных данных, коммутатор импульсов последовательности элементов к строке, триггер управлени  циклом,, шифратор адреса, счетчик номера элг- ментов в строке 5 триггер синхронизации , делитель частоты, ныход которого подключен к входу Ус:таноБка единицы , триггера управлени  и.иклом и первым входам первого и второго зла- ментов Hj выход генератора иьшульсов соединен с тактовыми входами; делитз- л  частоты, первого счв гчика тактов и счетчика номера элемента в строке, выход которого подклгс чен к первому :информационному входу К01ммугатора импульсов последовательности элементов в строке, второй информационный вход которого соединен о выходом бу- .ферного регистра воспроизведени , информационный вход которого и информационный вход буферного регистра выходных данных подключены к выходу блока пам ти, адресньш вход которого соединен с выходом коммутатора адресов, первый информационшда вход которого подключен к выходу счетчика адресов регене:ое.ции, такто- вьй вход которого соединен с выходом первого элемента И, вход которого , тактовый вход буферного регистра выходных данных, инфор мацнонньш вход Шифратора адреса., :зходы Установка нул  триггеров чтени  и записи и первый информапкон ьй вход шифратора обращени   вл ютс : выходом сигнала готовности устройства, информационным выходом которэг о  вл етс  выход буферного ре.гист):1а вькодшэгх данных, вход управлени  г-.аписью кото- рого, вход управлени  записью буферного регистра воспроизведени , управ- л ющий вход шифратора об)а1цени 9 вход Установка нул  триггера синхронизации , третий Е;ХОД первого эге- мента И, второй вход второго элемента И и управл ющий вход вшфратора адреса подключены к выходу триггера управлени  циклом,, вход Установка. нул  которого, входы сброса счетчиков адресов воспроизнедени  и номера элемента в строке и входы сик- хронизаиди телевизионного индикатора соединены с первым выходом :шифратс)ра распределени  импульсов,, вход которого подключен к вькоду первого счетчи10

   15

   25

   1462Д086

   ка тактов, выход шифратора адреса соединен с управл ю1г им входом коммутатора адресов, второй информационный вход которого подключен к выходу счетчика адресов воспроизведени , тактовый вход которого соединен с выходом второго элемента И, третий информационньй вход коммутатора адресов подключен к выходу регистра адреса , управл ющий вход которого, управл ющий вход регистра данных, пер- вьй вход первого элемента ИЛИ и второй информационный вход шифратора обращени  соединены с выходом триггера записи, вход Установка единицы триггера синхронизации подключен к выходу первого элемента ИЛИ, второй вход которого, третий информационный вход 9Q шифратора обращени  и стробирующий вход буферного регистра выходных дан- itbix соединены с выходом триггера чтени , вход Установка единицы которого и вход Установка единицы триггера записи  вл ютс  входом сигнала управлени  обменом устройства, адресует и информационным входами которого  вл ютс  информационные входы соответственно регистра адреса и регистра данных, выход регистра данных подключен к информационному входу блока пам ти, управл ющий вход которого соединен с выходом шифратора обращени , выход коммутатора импульсов последовательности элементов в строке подключен к видеовходу телевизионного индикатора, отличающеес  тем, что, с целью повышени  быстродействи  устройства, оно содержит триггер приоритета, второй счетчик тактов, второй элемент ИЛИ, третий 21лемент ИЛИ, третий элемент И, четвертый элемент И, выход которого соед1- нен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу триггера приоритета , вход Установка единицы которого , первьй вход третьего элемента ИЛИ и вход сброса счетчика адресов регенерации соединены с выходом третьего элемента И, первьй вход которого подключен к выходу первого ©ле- мента ИЛИе второй вход третьего элемента И соединен с вторым выходом шифратора распределени  импульсов, первый выход которого подключен к первому входу третьего элемента ИЛИ и к первому входу четвертого элемента И, второй вход которого соединен

   30

   ЗБ

   40

   45

   50

   55

   1 14624088

   с выходом триггера синхронизации,рого счетчика тактов подключены к

   выход второго элемента ИЛИ подключенвыходу третьего элемента ИЛИ, выход

   к входу Установка нул  триггерагенератора импульсов соединен с так-

   чтени , вход Установка нул  тригге-- товым входом второго счетчика тактов,

   ра приоритета соединен с входом Ус-выход которого соединен с четвертым

   тановка единицы триггера чтени ,информационным входом шифратора обравходы сброса делител  частоты и вто-щений.