RU1785034C - Устройство дл отображени информации на экране телевизионного индикатора - Google Patents

Abstract

Сущность изобретени : устройство содержит генератор импульсов 1, счетчики TakfOB 2, 26, шифраторы 3, 4, 21, элементы И 5,7,29,30, счетчики адресов 6, 8, регистр данных 9, регистр адреса 10, блок пам ти 11, телевизионный индикатор 12, триггеры 13, 14, 20, 23. 25. 31, 32, элементы ИЛИ 15. 27, 28, коммутаторы 16, 19, буферные регистры 17, 18,33, счетчик 22 номера элемента в строке, делитель напр жени  24, регистр 34 смещени  окна. 5-6-16-11-17-19,12, 32- 33-19, 1-2-3-8-16, 3-31-33. 31-17, 3-20-4-11, 3-29-28-26-4,29-6,1-24-20-21-16, 20-4,20-18, 20-31. 20-5, 20-7-8,10-16. 34-8, 34-22-19, 22- 32,27-13-15-23,15-29-25-27,14-15,14-10.14- 34, 14-7, 14-9. 4 ил. - : ;:

Description

Изобретение относитс  к автоматике и вычислительной технике и может быть йс-.. пользовано в устройствах дл  отображени  информации, выводимой из электронной вычислительной машины или из любых источников информации, на экране телевизионного индикатора.: / :;

Цель-изобретени  расширение области применени  устройства за счет возмож ности лрй отображении формировать изображени  динамических моделей реального времени типа бегуща  волна и карта-скрутка .

На фиг. 1 показана структурна  схема устройства; на фиг, 2 - структурна  схема счетчика адреса воспроизведени ; на фиг. 3 - временные диаграммы работы устройства; на фиг. 4 иллюстрируетс  сущность панорамировани  изображени .

Устройство дл  отображени  информации на экране телевизионного индикатора содержит генератор 1 импульсов, первый

счетчик 2 тактов, шифратор 3 распределени  импульсов, шифратор 4 обращени , первый элемент И 5, счетчик 6 адресов регенерации , второй элемент И 7, счетчик 8 адресов вобпроизведени , регистр 9 данных , регистр 10 адреса, блок 11 пам ти, телевизионный индикатор 12, триггер 13 чтени , триггер 14 записи, первый элемент ИЛИ 15, коммутатор 16 адресов, первый буферный регистр 17 воспроизведени  и. буферный регистр 18 выходных данных, коммутатор 19 импульсов последовательности элементов в строке, триггер 20 управлени  циклом, шифратор 21 адреса, счетчик 22 номера элемента в строке/триггер 23 синхронизации , делитель 24 частоты, триггер 25 приоритета, второй счетчик 26 тактов, второй элемент ИЛИ 2Т7, третий элемент ИЛИ 28, третий элемент И 29, четвертый элемент И 30, триггер 31 записи воспроизведени , триггер 32 чтени  воспроизведени , второй буферный регистр 33 воспроизведени , регистр 34 смещени  окна, счетчик 8 состоит

«а

ч

00

ел о ы

«тА

из счетчика 35 номера слова в строке и счетчика 36 строк.

Устройство работает следующим образом , ,

В устройстве во врем  пр мого хода луча организованы частичные циклы обращени  (чтени  или записи) к блоку 11 пдм - ти. Во врем  четного частичного цикла происходит чтение информации дл  возобновлени  информации на экране индикатора 12, со врем  нечетного частичного цикла - запись-чтение от внешних источников информации или регенераци  пам ти, Таким образом, чтение дл  восстановлени  изображени  и запись-чтение от внешних источников информации или регенераци  пам ти происходит в непересекающиес  отрезки времени, т.е. между указанными процедурами не возникает конфликтных ситуаций в процессе обращени  к блоку 11 пам ти. Во врем  обратного хода луча происходит регенераци  содержимого блока 11 пам ти, а при наличии сигналов записи-чтени  от внешних источников запись-чтение информации от внешних источников в блок пам ти 11.

Считывание информации дл  возобновлени  информации ни экране индикатора 12 осуществл етс  поочередно в два буферных регистра 17 и 33. На вход уст. О 72 триггера 20 управлени  циклом и триггера 31 записи воспроизведени  и на третий вход счетчика 8 адреса воспроизведени  подаютс  укороченные импульсы обратного хода по строке (УИОХ). Укороченные импульсы обратного хода короче по длительности импульсов обратного хода на врем  двух полных циклов обращени  к блоку пам ти 11, т.е. двух четных и двух нечетных циклов обращени  (фиг. 3).

Триггер 31 записи воспроизведени  устанавливаетс  в нуль укороченными импульсами обратного хода (УИОХ), а во врем  пр мого хода луча - в конце каждого четного цикла обращени  к блоку 11 пам ти он измен ет выходное состо ние, то есть вырабатывает поочередно импульсы записи дл  буферных регистров воспроизведени  17 и 33 (фиг. 3).

Таким образом, до начала вывода строки на индикатор 12 из блока пам ти 11 в буферные регистры 17 и 33 воспроизведени  записаны два первых блока информации о выводимом изображении. Триггер 32 чтени  устанавливаетс  в нуль импульсами обратного хода по строке (ИОХ). На синх- ровход триггера 32 поступают импульсы с выхода переноса счетчика 22 номера элементов в строке, на информационный вход которого с выхода регистра смещени  окна

34поступают младшие разр ды ДХмл адреса (дл  реализованного варианта устройства - четыре разр да), определ ющих номер первого элемента, выводимого в строке.

Предустановка счетчика 22 номера элементов в строке осуществл етс  в начале каждой строки. Триггер чтени  32 воспроизведени  вырабатывает выборки поочередно дл  буферных регистров 17 и 33

воспроизведени , причем длительность первой выборки в строке зависит от величины Хмл смещени  окна (фиг. 3). Сигналы записи , выборки поступают на управл ющие входы регистров 17 и 33 в противофазе, что

достигаетс  с помощью использовани  пр мых и инверсных выходов триггеров 31 и 32. Триггеры 31 и 32 включены в режиме делител  частоты, то есть D-вход у них соединен с инверсным выходом.

. На информационный вход счетчика адреса 8 с выхода регистра смещени  окна 34 поступают данные ( ДХст, ДУ) смещени  окна (фиг. 4). Положим, что выводимое окно имеет размеры 512 х 512 точек, а в блоке

пам ти 11 записано поле, размеров 1024 х х1024 точек. В этом случае адресное поле имеет размер 10 х 10 двоичных разр дов или 6x10 разр дов при считывании информации из блока 11 пам ти шестнадцати разр дными словами. Дл  обеспечени  возможности перемещени  окна 512 х 512 точек по полю размеров 1024 х 1024 точки с минимальным дискретом перемещени  Д 1 точка, счетчик адреса 8 воспроизведени  состоит из двух счетчиков: счетчика 35 номера слова в строке и счетчика 36 строк (фиг. 2). Инкрементирование счетчика 35 номера слова в строке осуществл етс  в конце каждого четного цикла обращени  к блоку

11 пам ти по входу 85. укороченные импульсы обратного хода (УИОХ) по входу 72 осуществл ют предустановку ( ДХСт) ечетчика

35и инкрементирование счетчика 36 строк, предустановка (ДУ) которого производитс 

в начале каждого кадра по в|соду 75.

Изобретение позвол етгрэсширить область применени  предложенного устройства за счет возможности производить динамическое панорамирование изображени  с произвольным дискретом перемещени  (вплоть до одного пиксео ), что позвол ет реализовывать динамические модели типа бегуща  дорога, карта-скрутка в реальном масштабе времени,

Claims (2)

1. Устройство дл  отображени  информации на экране телевизионного индикатора , содержащее генератор импульсов, первый и второй счетчики тактов, шифратор

распределени  импульсов, шифратор обращени  с первого по четвертый элементы И, счетчик адресов регенерации, регистры адреса и данных, блок пам ти, триггер чтени , триггер записи, с первого по третий элементы ИЛИ, коммутатор адресов, буферные регистры воспроизведени  и выходных данных, коммутатор импульсов последовательности элементов в строке, триггер управлени  циклом, шифратор адреса, счетчик номера элемента в строке, триггер синхронизации, триггер приоритета и делитель частоты, выход которого соединен с входом Установка в 1 триггера управлени  циклом и первыми входами первого и второго элементов И, выход генератора импульсов подключен ктактовым входам делител  частоты, первого и второго счетчиков тактов и счетчика номера элемента в строке, первый выход которого соединен с управл ющим входом коммутатора импульсов последовательности элементов в строке, информационный вход которого подключен к выходу буферного регистра воспроизведени , информационный вход которого и информационный вход буферного регистра выходных данных подключены к вы ходу блока пам ти, адресный вход которого соединен с выходом коммутатора адресов, пер- вый информационный вход которого соединен с выходом счетчика адресов регенерации , тактовый вход которого соединен с выходом первого элемента И, второй вход которого, тактовый вход буферного регистра выходных данных, информационный вход шифратора адреса, входы Установка в О триггеров записи и чтени  и первый информационный вход шифратора обращени  соединены с выходом второго элемента ИЛИ, который  вл етс  выходом сигнала готовности устройства, информационным выходом которого  вл етс  выход буферного регистра выходных данных, вход управлени  записью которого, управл ющий вход шифратора обращени , вход Установка в О триггера синхронизации, третий вход первого элемента И и второй вход второго элемента И подключены к выходу триггера управлени  циклом, установочный вход счетчика номера элемента в строке,, входы синхронизации телевизионного индикатора соединены с первым выходом шифратора распределени  импульсов, вход которого подключен к выходу первого счетчика тактов , выход шифратора адреса подключен к управл ющему входу коммутатора адресов, второй информационный вход которого подключен к выходу регистра адреса, управл ющий вход которого, управл ющий вход регистра данных, первый вход первого элемента ИЛИ и второй информационный вход шифратора обращени  соединены с выходом триггера записи, вход Установка в Г триггера синхронизации соединен с выхо- дом первого элемента ИЛИ, второй вход которого, третий информационный вход шифратора обращени  и стробирующий вход буферного регистра выходных данных соединены с выходом триггера чтени , вход

0 Установка в 1 которого, вход Установка в 1 триггера записи и вход Установка в О триггера приоритета  вл ютс  входом сигнала управлени  обменом устройства, адресным и информационным входами

5 которого  вл ютс  соответственно информационные входы регистра адреса и регистра данных, выход которого соединен с информационным входом блока пам ти, управл ющий вход которого подключен к вы0 ходу шифратора обращени , выход коммутатора импульсов последовательности элементов в строке соединен с видеовходом телевизионного индикатора, выход четвертого элемента И соединен с первым

5 входом второго элемента ИЛИ, второй вход которого подключен к выходу триггера приоритета , вход Установка в 1 которого, первый вход третьего элемента ИЛИ и вход сброса счетчика адресов регенерации сое0 динены с выходом третьего элемента И, первый вход которого соединен с выходам первого элемента ИЛИ, а второй вход - с вторым выходом шифратора распределени  импульсов, первый выход которого соеди5 нен с первым входом третьего элемента ИЛИ и первым входом четвертого элемента И, второй вход которого соединен с выходом триггера синхронизации, входы сброса делител  частоты и второго счетчика

0 тактов подключены к выходу третьего элемента ИЛИ, выход второго счетчика тактов соединен с четвертым информационным входом шифратора обращени , отлича ющеес  тем, что, с целью

5 расширени  области применени  устройства за счет возможности при отображении формировать изображени  динамических моделей реального времени типа бегуща  волна, карта-скрутка, оно содержит вто0 рой буферный регистр воспроизведени , регистр смещени  окна, триггер чтени  и воспроизведени , триггер записи и воспроизведени  и счетчик адреса воспроизведени , управл ющий вход регистра смещени 

5 окна соединен с выходом триггера записи, а информационный вход  вл етс  входом сигнала смещени  окна устройства, а выход соединен с информационным и входами счетчика адреса воспроизведени  и счетчи- ха номера элемента в строке, второй выход

которого соединен с синхровходом триггера чтени  и воспроизведени , вход Установка в О которого и первый установочный вход счетчика адреса воспроизведени  подключены к первому выходу шифратора распределени  импульсов, второй выход которого соединен с входоми Установка в О триггера управлени  циклом и триггера записи и воспроизведени  и с вторым установочным входом счетчика адреса воспроизведени , счетный вход которбго подключен к выходу второго элемента И, а выход - к второму информационному входу коммутатора адресов , вход Установка в 1 триггера управлени  циклом соединен с выходом делител  частоты, ъыхо д триггера у п ра вл е н и  цик л ом подключен к входу Установка в 1 триггера Записи и воспроизведени , первый и второй выходы которого подключены к входам управлени  записью соответственно первого и второго буферных регистров воспроизведени , выход второго буферного регистра воспроизведени  соединен с информацйОн- ййм1 входом коммутатора импульсов после0

5

0

5

довательности элементов в строке, первый и второй выходы триггера записи и воспроизведени  соединены соответственно с вторым информационным входом первого буферного регистра воспроизведени  и первым информационным входом второго буферного регистра воспроизведени , второй информационный вход которого подключен к выходу блока пам ти.

2. Устройство поп. 1,отличающее- с   тем. что счетчик адреса воспроизведени  состоит из счетчика, номера слова в строке и.счетчика строк, информационные входы которых  вл ютс  информационным входом счетчика, счетный вход счетчика номера Слова в строке  вл етс  счетным входом счетчика, вход параллельной записи счетчика строк  вл етс  первым установочным входом счётчика, вторым установочным входом которого  вл ютс  вход параллельной записи счетчика номера слова в строке и счетный вход счетчика строк, выходы которых  вл ютс  выходом счетчика.

.фиг. 1

74 ИОХ

te,2

АХ

Шъц.