SU1658204A1

SU1658204A1 - Устройство дл отображени информации на экране телевизионного приемника

Info

Publication number: SU1658204A1
Application number: SU894707584A
Authority: SU
Inventors: Николай Федорович Сидоренко; Анатолий Викторович Королев; Борис Владимирович Остроумов; Алексей Леонтьевич Огарок; Владимир Андреевич Петухов
Original assignee: Предприятие П/Я М-5156
Priority date: 1989-06-19
Filing date: 1989-06-19
Publication date: 1991-06-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть ис пользовано дл вывода информации из ЭВМ. Цель изобретени - повышение быстродействи устройства. Дл этого в устрой ство введены втора группа 4 блоков пам ти, второй блок 5 пам ти, элемент ИЛИ 6, группа 11 элементов ИЛИ, втора группа 16 регистров, четвертый регистр 17 с соот ветствующими функциональными св з ми Изобретение позвол ет производить пол ное изменение отображаемой информации за один период кадровой развертки 2 з.п. ф-лы, 3 ил

Description

О т 18

Qml

Фиг.I

От 9

Фие.З

Claims

Формула изобретения

1. Устройство для отображения информации на экране телевизионного приемни

Ί ка, содержащее первую группу блоков памяти, первую группу регистров, первый блок памяти, с первого по третий регистры, дешифратор, формирователь видеосигнала, формирователь импульсов, блок синхронизации, первый выход которого соединен с синхровходом формирователя видеосигнала, выход которого подключен к видеовходу телевизионного приемника, адресные входы блоков памяти первой группы и первый адресный вход первого блока памяти соединены с шиной адреса, информационные входы-выходы блоков памяти первой группы соединены с первыми информационными входами-выходами регистров первой группы, вторые информационные входы-выходы которых соединены с шиной данных и сигналов управления, второй адресный вход первого блока памяти соединен с вторым выходом бока синхронизации, третий выход которого подключен к тактовым входам блоков памяти первой группы, управляющие входы которых соединены с выходами формирователя импульсов, первый управляющий вход которого соединен с выходом первого регистра, информационный вход которого соединен с выходом дешифратора, второй управляющий вход формирователя импульсов соединен с выходом второго регистра, информационный и управляющий входы которого соединены с шиной данных и сигналов управления, адресный вход блока синхрониз 'ции соединен с шиной адреса, информационные входы-выходы первого блока памяти соединены с первыми информационными входами-выходами третьего регистра, вторые информационные входы-выходы которого соединены с шиной данных и сигналов управления, отличающееся тем, что, с целью повышения быстродействия устройства, оно содержит вторую группу блоков памяти, второй блок памяти, вторую группу регистров, четвертый регистр, элемент ИЛИ, группу элементов ИЛИ, выходы которых соединены с информационными входами формирователя видеосигнала, первые входы элементов ИЛИ группы соединены с выходами регистров первой группы, вторые входы элементов ИЛИ группы соединены с выходами регистров второй группы, первые информационные входы-выходы которых соединены с информационными входами-выходами блоков памяти второй группы, адресные входы которых и первый адресный вход второго блока памяти соединены с шиной адреса, тактовые входы блоков памяти второй группы соединены с третьим выходом блока синхронизации, управляющие входы блоков памяти второй группы соединены с выхода ми формирователя импульсов, вторые информационные входы-выходы регистров второй группы соединены с шиной данных и сигналов управления, выход третьего регистра соединен с первым входом элемента ИЛИ, второй вход которого подключен к выходу четвертого регистра, первые информационные входы-выходы которого соединены с информационными входамивыходами второго блока памяти, второй адресный вход которого подключен к второму выходу блока синхронизации, вторые информационные входы-выходы четвертого регистра подключены к шине данных и сигналов управления, выход элемента ИЛИ соединен с информационным входом дешифратора.
2; Устройство по п.1, о т л ичающеес я тем, что блок памяти первой группы содержит инвертор, первый и второй счетчики, накопитель, элемент И, узел сравнения, выход которого соединен с входом сброса второго счетчика и тактовым входом первого счетчика, выход которого соединен с адресным входом считывания накопителя, выход которого соединен с первым входом узла сравнения, второй вход которого соединен с выходом второго счетчика, тактовый вход которого является тактовым входом блока, адресный вход записи накопителя и вход инвертора являются адресными входами блока, выход инвертора соединен с входом сброса первого счетчика и входом управления записью накопителя, информационные входы-выходы которого являются информационными входами-выходами блока, вход управления считыванием накопителя соединен с выходом элемента 14, первый вход которого соединен с входом инвертора, второй вход элемента И является управляющим входом блока.
3. Устройство по п.1, о т л и ч а ю щеес я тем, что блок памяти второй группы содержит инвертор, первый и второй счетчики, накопитель, элемент И, узел сравнения, выход которого соединен с входом сброса второго счетчика и тактовым входом первого счетчика, выход которого соединен с адресным входом считывания накопителя, выход которого соединен с первым входом узла сравнения, второй вход которого соединен с выходом второго счетчика, тактовый вход которого является тактовым входом блока, адресный вход записи накопителя и вход сброса первого счетчика являются адресными входами блока, вход управления считыванием накопителя соединен с выходом элемента И, первый вход которого соединен с выходом инвертора, вход которого соединен с входом сброса первого счетчика и входом управления записью накопителя, информационные входы-выходы которого являются ин формационными входами выходами блока, второй вход элемента И является управляю щим входом блока.

Фиг.З