SU1600002A1 - Устройство пам ти на кадр цифрового теливизионного изображени - Google Patents

Abstract

Изобретение относитс  к прикладному телевидению и может быть использовано в системах обработки и передачи изображений. Целью изобретени   вл етс  обеспечение считывани  сигнала кадра цифрового телевизионного изображени  в любом направлении независимо от пор дка записи. Устройство пам ти на кадр цифрового телевизионного изображени  (УПКЦТИ) содержит входные мультиплексоры 1, 2,3, 4, входные сдвиговые регистры 5, 6, 7, 8, входные буферные регистры 9, 10, 11, 12, блоки оперативной пам ти 13, 14, 15, 16, выходные мультиплексоры 17, 18, 19, 20, выходные буферные регистры 21, 22, 23, 24, выходные сдвиговые регистры 25, 26, 27, 28 и блок управлени  и синхронизации 29. УПКЦТИ позвол ет, осуществл   считывание кадра в любом направлении, обеспечить поворот растра на 90, 180, 270° относительно центра кадра и на 180° относительно диагоналей кадра. 1 з.п. ф-лы, 7 ил., 2 табл.

Description

Изобретение относитс  к прикладному телевидению и может быть использовано в системах обработки и передачи изображений...

Целью изобретени   вл етс  обеспечение считывани  сигнала кадра цифро- вого телевизионного изображени  в лю бом направлении независимо от пор дка записи.

На фиг. 1 приведена структурна  схема устройства пам ти на кйдр цифрового телевизионного изображени ; на .фиг. 2 - временные диаграммы работы входных мультипл.ексоров; на фиг. 3 - размещение цифровой телевизионной информации в блоках оперативной пам ти; на фиг. 4 - временные диаграммы работы вьтходных мультиплексоров; на фиг. 5 - структурна  схема блока управлени  и синхронизации; на фиг.6 - временные диаграммы,работы устройства

I

в режиме Запись ; на фиг. 7 - временные диаграммы работы устройства в режиме Чтение.

Устройство пам ти на кадр цифрового телевизионного изоб1)ажени  содержит входные мультиплексоры 1-4, входные сдвиговые регистры 5-8, входные буферные регистры 9-12, блоки 13-16 оперативной пам ти, выходные мультиплексоры 17-20, выходные буферные регистры 21-24, выходные сдвиговые регистры 25-28 и блок 29 управлени  и синхронизации.

Устройство работает следующим образом .

В режиме Запись цифровой те леви- зионньБ сигнал поступает на входы входных мультиплексоров 1-4. При этом входную информацию в течение времени одной строки пропускает через себ  лишь один из мультиплексоров, а через

остальные три мультиплексора проходит информаци , хран ща с  в одном из входных сдвиговых регистров 5-8. Записанные таким образом четыре точки из четырех входных сдвиговых регистров 5-8 перезаписываютс  во входные буферные регистры 9-12 и затем в блоки 13- 16 оперативной пам ти. Подобное включение входных мультиплексоров 1-4 ;Неизменно в течение одной строки циф- |ров.ой телевизионной информации, а при ириходе информации следующей строки происходит переключение входных мультиплексоров , и к входу устройства под ключаетс  другой мультиплексор. Временные диаграммы работы входных мультиплексоров приведены на фиг. 2, где высоким уровнем обозначен мультиплексор , которьй в данный момент пропус- кает через себ  входную информацию. Благодар  такому включению мультиплек jCopoB информаци  в блоках 13-16 оперативной пам ти располагаетс  таким |образом, как это показано на фиг.З, :где изображено размещение цифровой телевизионной информации в блоках 13- 16. Над каждой точкой, представл ющей собой дискрет цифровой телевизионной информации, проставлен номер блока оперативной пам ти, в котором данна  точка записываетс .. При этом четные строки соответствуют второму полю телевизионного изображени , а нечетные - первому.

Такое расположение информации в блоках 13-16 оперативной пам ти, которое стало возможным благодар  переключению входных мультиплексоров 1-4 в соответствии с фиг. 2 дает возможность считывани  информации (фиг.З) в любом горизонтальном или вертикалъ- ном направлении.

При любом направлении считьшани  в выходные буферные регистры 21-24 поступает информаци  из четырех различных блоков 13-16 оперативной пам ти . А это и  вл етс  об зательным условием.при согласовании скорости следовани  телевизионной информации с медленной скоростью работы блоков 13-16 оперативной пам ти.

В режиме Чтение цифрова  телевизионна  информаци  из блоков 13-16 оперативной пам ти попадает на выходные сдвиговые регистры 25-28 через выходные буферные регистры 21-24 и через выходные мультиплексоры 17-20. Выходные мультиплексоры 17-20 обеспечивают необходимое направление считывани  информации из блоков 13-16 оперативной пам ти. Например, пусть необходимо организовать считывание из блоков 13-16 оперативной пам ти таким образом, чтобы нормально записанное изображение считывать не по строкам, как оно было записано, а по колонкам, т.е. считывать сначала первые точки всех строк, затем вторые и т.д. Дл  этого переключение выходных мультиплексоров 17-20 необходимо осуществл ть так, как это показано на фиг.4, где показаны временные диаграммы работы выходных мультиплексоров 17-20.

Все управл ющие сигналы формируютс в блоке 29 управлени  и синхронизации (фиг. 5). В состав блока 29 управлени  и синхронизации вход т блок 30 посто нной пам ти со счетчиком 31 и дешифратором 32 команд на адресном входе, счетчик 33 точек, счетчик 34 строк с коммутатором 35 на счетных входах, мультиплексоры 36 и 37, блок 38 посто нной пам ти переключени  мультиплексоров, триггер 39, элемент И 40, элемент И 41. В режиме Запись через дешифратор 32 команд на блок

30поступает код команды Запись. Блок 30 формирует управл юшле сигналы в соответствии с временной диаграммой работы устройства, приведенной на фиг. 6. Разрешение на счет счетчика

31даетс  только во врем  активной части строки при отсутствии гас щих импульсов строк и полей на элементе И 40. Счетчики 33 и 34 точек и строк в режиме Запись работают в пр мом счете благодар  подаче соответствующих сигналов из блока 30 и дешифратора 32 команд. Сформированный адрес

на блоки 13-16 оперативной пам ти поступает из блока 29 управлени  и синхронизаьщи через мультиплексоры 36 и 37. А переключение входных и выходных мультиплексоров 1,2,3,4,17,18, 19,20 осуществл етс  выходными сигналами блока 38 посто нной пам ти переключени  мультиплексоров. Режим Чтение задаетс  кодом команды, поступающим на дешифратор 32 команд. Вре менные диаграммы работы устройства в режиме Чтение приведены на фиг. 7. В режиме Чтение существует возможность пр мого и обратного счета счетчиков 33 и 34. При этом адрес первой считываемой точки загружаетс  в счетчики 33 и 34 из блока 30 посто нной

пам ти, а направление счета задаетс  кодом команды, поступающей на дешифратор 32 команд. В соответствии с этим кодом переключаютс  мультиплексоры 36 и 37, когда необходимо считы- вание не по строкам, а по колонкам, и этот же код команды измен ет работу блока 38 посто нной пам ти переключени  мультиплексоров в разных режимах считывани .

В табл. 1 приведена кодировка блока 30,

Предполагаетс , что работа осуществл етс  с кадром размером 512x512 отображаемых элементов. Начальные ад- реса дл  счетчика 33 и 34 точек и строк заданы в дес тичном коде. Коды, поступающие с выхода дешифратора 32 команд на адресные входы блока 30, имеют следующую интерпретацию: 000 - запись информации в блоки 13-16 оперативной пам ти; 001 - нормальное чтение информации из блоков 13-16 оперативной пам ти, т.е, чтение в том же пор дке, в котором осуществл лась запись; 010 - чтение информации в формате, повернутом относительно центра кадра на 90 по часовой стрелке; 011 - чтение информации в формате

повернутом относительно центра кадра на 180°; 100 - чтение информации в формате, повернутом относительно ценра кадра на 270°; 101 - чтение информации в формате, повернутом на 180° относительно главной диагонали кадра изображени ; 110 - чтение информации в формате, повернутом на 180° относительно второй диагонали кадра изображени .

Этот же код команды из дешифратора 32 поступает на адресные входы блока 38 посто нной пам ти переключени  мультиплексоров.

В табл. 2 приведена кодировка блока 38.

Управл ющие сигналы с выходов блока 38 поступают на входные мультиплексоры 1-4 и выходные мультиплексоры 17-20 и позвол ют организовать запись цифровой телевизионной информации в блоки 13-16 оперативной пам ти ,и-считыва«ие эФой инф6 рйации в одном из форматов, определ емом кодом команды/ приход щим на дешифратор 32 команд.

Кроме сигналов управлени  мультиплексорами блок 38 посто нной пам ти доопредел ет адреса блоков 13-16 оперативной пам ти в соответствии с таб10

5

20

5

0

5

0

5

0

5

лицей кодировок, приведенной на фиг.9. Такое доопределение адреса вызвано необходимостью записи и считывани  сразу четырех значений  ркости, расположенных в различных блоках оперативной пам ти по различным адресам (фиг. 3).

Таким образом, предлагаемое устройство пам ти на кадр цифрового телевизионного изображени  позвол ет осуществл ть считывание кадра цифрового телевизионного изображени  в любом выбираемом направлении, независимо от пор дка записи, а следовательно обеспечить поворот растра.

Фо.рмула изобретени 

Claims (2)

1. Устройство пам ти на кадр цифрового телевизионного изображени , содержащее четыр е входных сдвиговых регистра , четыре входных буферных регистра , четыре блока оперативной пам ти , четыре выходных сдвиговых р егист- ра и блок управлени  и синхронизации, при этом выход данных первого - четвертого входных сдвиговых регистров соединен соответственно с входом данных первого - четвертого буферных регистров, выход данных первого - чет- .вертого буферных регистров соединен соответственно с входом данных первого - четвертого блоков оперативной пам ти, причем выход данных четвертого выходного сдвигового регистра  вл етс  выходом устройства, отличающеес  Tebji, что, с целью обеспечени  считывани  сигнала кадра цифрового телевизионного изображени  в любом направлении независимо от пор дка записи, введены четыре входных мультиплексора, четыре выходных мультиплексора и четыре выходных буферных регистра, при этом первые входы данных первого - четвертого входных мультиплексоров объединены между собой и  вл ютс  входом данных устройства, вторые входы данных первого - четвертого.входных мультиплек соров соединены с выходом четвертого, первого, второго и третьего входных сдвиговых регистров, выходы данных .первого - третьего и соо гвётственно первого - четвертого входных сдвиговых регистров, а управл ющие входы первого - четвертого входных мультиплексоров соединены соответственно с первым - четвертым управл ющими выходами блока управлени  и синхрони10

зации, управл ющие входы первого - четвертого входных сдвиговых регистров объединены между собой и подключены к п тому управл ющему выходу блока управлени  и синхронизации, уп- 5 равл ющие входы первого - четвертого входных буферных регистров объединены между собой и соединены с шестым управл ющим выходом блока управлени  и синхронизации, адресные входы первого - четвертого блоков оперативной пам ти объединены между собой и подключены к адресному выходу блока управлени  и синхронизации, первые управл ющие входы первого - четвертого блоков оператив-ной пам ти объединены между собоц и подключены соответственно к седьмому управл ющему выходу блока управлени  и синхронизации, вторые управл ющие входы первого - четвертого блоков оперативной пам ти объединены между собой и подключены соответственно к восьмому управл ющеt5

20

25

30

40

.- - .,

му выходу блока управлени  и синхро- низации, выход данных первого блока оперативной пам ти соединен соответственно с первым - четвертым входами данных первого - четвертого выходных мультиплексоров, выход данных второго блока оперативной пам ти соединен соответственно с первым - четвертым входами второго, третьего, четвертого и первого выходных мультиплексоров, выход данных третьего блока оперативной пам ти соединен соответственно с 35 первым - четвертым входами данных третьего, четвертого, первого и второго выходных мультиплексоров, выход данных четвертого блока оперативной пам ти соединен соответственно с первым - четвертым входами данных четвертого , первого, второго и третьего выходных мультиплексоров, выходы данных первого - четвертого выходных мультиплексоров соединены соответст- венно с входами данных первого - четвертого выходных буферных регистров, выходы данных которых подключены соответственно к первым входам данных первого - четвертого выходных сдвиговых регистров, второй вход данных второго выходного сдвигового регистра соединен с выходом данных первого выходного сдвигового регистра, второй вход данных третьего выходного сдвигового регистра соединен с выходом данных второго выходного сдвигового регистра, второй вход данных четвертого сдвигового регистра соединен с

45

50

55

10

5

5

0

5

0

0

5

5

0

5

выходом данных третьего выходного сдвигового регистра, управл ющие входы первого - четвертого выходных мультиплексоров соединены соответственно с дев тым, дес тым, одиннадцатым и двенадцатым управл ющими выходами блока управлени  и синхронизации, тринадцатый управл ющий выход которого подключен к управл ющим входам первого - четвертого выходных буфер- ных регистров, первые управл ющие входы первого - четвертого выходных сдвиговых регистров объединены между собой и подключены к четырнадцатому управл ющему выходу блока управлени  и синхронизации, вторые управл ющие входы первого - четвертого выходных сдвиговых регистров объединены между собой и подключены к п тнадцатому управл ющему выходу блока управлени  и синхронизации, причем первый вход блока управлени  и синхронизации  вл етс  входом тактовых импульсов, второй вход блока управлени  и синхронизации  вл етс  входом гас щего импульса строк, третий вход блока управлени  и синхронизации  вл етс  входом гас щего импульса нечетных пол ей, четвертый вход блока управлени  и синхронизации  вл етс  входом гас щего импульса четных полей, а п тый вход блока управлени  и синхронизации  вл етс  входом кода команды,

2. Устройство по п. 1, о т л и - чающеес  тем, что блок управлени  и синхронизации содержит два узла посто нной пам ти, два мультиплексора , три счетчика, дешифратор, коммутатор, RS-триггер н два элемента И, при этом первый вход первого элемента И  вл етс  первым входом блока управлени  и синхронизации, выход первого элемента И подключен к первому счетчику, выходы которого соединены с соответствующими входами первого узла посто нной пам ти, первый адресный выход которого соединен с информационным входом второго счетчика , второй адресный выход первого узла посто нной пам ти соединен с информационным входом третьего счетчика , семь выходов управлени  первого узла посто нной пам ти  вл етс  соответственно п тым, шестым, седьмым , восьмым, тринадцатым, четырнадцатым и п тнадцатым управл ющими вы- ходами блока управлени  и синхронизации , первый и второй входы второго элемента И соединены соответственно

. с R- и S-входами RS-триггера и  вл ютс  третьим и четвертым входами блока управлени  и синхронизации, второй вход первого элемента И подключен к входу сброса второго счетчика, перво- му входу коммутатора и  вл етс  вторым входом блока управлени  и синхронизации , третий вход первого элемента И соединен с выходом второго элемента И и входом сброса третьего счетчика, адресный вход дешифратора  вл етс  п тым входом блока управлени  и синхронизации , выход данных дешифратора подключен к входу данных первого узла посто нной пам ти и первому входу данных второго узла посто нной пам ти , первый выход управлени  дешифратора соединен с вторым входом коммутатора , а второй выход управлени  дешифратора соединен с вторым входом коммутатора, а второй выход управлени  дешифратора соединен с управл ющими входами первого и второго мульти- .пдёксиров, синхровходы которых объе- динены и подключены к синхровходу

10

25

00002 . 10

второго узла посто нной пам ти и выход RS-триггера, восьмой и дев тый выходы управлени  первого узла посто нной пам ти соединены соответственно с первым и вторым входаьш управле- ни  второго счетчика, выход данных которого подключен к первым входам данных первого и второго мультиплексоров , первый и второй выходы управлени  коммутатора подключены соответственно первому и второму входам управлени  третьего счетчика, выход данных которого соединен с вторыми входами данных первого и второго мультиплексоров , восемь выходов управлени  второго узла посто нной пам ти  вл ютс  соответственно первым, вторым , третьим, четвертым, дев тым, дес тым, одиннадцатым и двенадцатым выходами блока управлени  и синхронизации , а выходы данных первого и второго мультиплексоров и второго узла посто нной пам ти объединены и  вл ютс  адресным выходом блока управлени  и синхронизации. „

Г а б л и ц а 1

15

го

Фиа1

Номер fno/ie 2поле 1пйле 2no/ie 1пол9 2полв 1пол9 2пплр строки 7о- wf

иг. 2

76 Гстрока

1600002

75Щ П

I строка X

7

Зстрош

75 строка X

5 строка

16

1 б строка X

//70/75 2/7а« //7й/7г /7i7/7 ///о/ 2по/1е } полв

6}

mSf80. f)

.г)

т 5190

д)

в)

mS200

ж)

3)

16

15

t

L.

Фиг 4