JPS61198293A - 表示信号変換回路 - Google Patents
表示信号変換回路Info
- Publication number
- JPS61198293A JPS61198293A JP3926485A JP3926485A JPS61198293A JP S61198293 A JPS61198293 A JP S61198293A JP 3926485 A JP3926485 A JP 3926485A JP 3926485 A JP3926485 A JP 3926485A JP S61198293 A JPS61198293 A JP S61198293A
- Authority
- JP
- Japan
- Prior art keywords
- display
- counter
- signal
- crt
- video memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はＣＲＴ表示信号を用いてＬＣＤ表示装置を駆動
する表示信号変換回路に関する。
する表示信号変換回路に関する。
近年、半導体技術の発展に伴ない・奢−ソナルコンピュ
ータの進出には目ざましいものがある。
ータの進出には目ざましいものがある。
コノ・ぐ−ソナルコンピュータの表示装置としてＣＲＴ
（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ ）が最も多く
用いられている６ Ｌ ＣＤ （Ｌｌｑｕｉｄ Ｃｒｙ
ｓｔａｌ Ｄｅｖｉｃｅ ）は、当初、時計、電卓の様
な比較的小型の表示デ・ぐイスとして用いられて来たが
、近年の大型化指向により、ＣＲＴと同じドツト数を表
示出来る迄に至っている。それに伴ない携帯用のパーソ
ナルコンピュータを中心に表示装置としてＬＣＤが多く
用いられる様罠なって来た。又、一方を標準に備え、他
方をオプションとしていずれも接続表示可能とする・ぐ
−ソナルコンピエータも増えつつある。
（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ ）が最も多く
用いられている６ Ｌ ＣＤ （Ｌｌｑｕｉｄ Ｃｒｙ
ｓｔａｌ Ｄｅｖｉｃｅ ）は、当初、時計、電卓の様
な比較的小型の表示デ・ぐイスとして用いられて来たが
、近年の大型化指向により、ＣＲＴと同じドツト数を表
示出来る迄に至っている。それに伴ない携帯用のパーソ
ナルコンピュータを中心に表示装置としてＬＣＤが多く
用いられる様罠なって来た。又、一方を標準に備え、他
方をオプションとしていずれも接続表示可能とする・ぐ
−ソナルコンピエータも増えつつある。
上記・ぐ−ソナルコンピュータでは、従来、汎用表示信
号発生回路とＣＲＴ／Ｌ ＣＤの両デバイスの間に切替
回路を設けるか、あるいはそれぞれ専用の表示信号発生
回路を本体側に持たなければならなかった。これはＬＣ
Ｄ表示装置の表示能力がＣＲＴ表示装置のそれとは異な
り、同一の表示信号が使用できないためである。従がっ
てＬＣＤ表示装置が接続できる機器には何らかの形でＬ
ＣＤ表示信号発生回路が必要であるという欠点があった
。
号発生回路とＣＲＴ／Ｌ ＣＤの両デバイスの間に切替
回路を設けるか、あるいはそれぞれ専用の表示信号発生
回路を本体側に持たなければならなかった。これはＬＣ
Ｄ表示装置の表示能力がＣＲＴ表示装置のそれとは異な
り、同一の表示信号が使用できないためである。従がっ
てＬＣＤ表示装置が接続できる機器には何らかの形でＬ
ＣＤ表示信号発生回路が必要であるという欠点があった
。
本発明は上記欠点に鑑みてなされたものであシ、ＬＣＤ
表示のための信号をＣＲＴ表示信号を用いて生成する変
換回路を設計し、これを介してＬＣＤ表示装置を接続す
る構成とすることにより、本体側に切替え回路や専用の
表示信号発生回路を内蔵することを不要とした表示信号
変換回路を提供することを目的とする。
表示のための信号をＣＲＴ表示信号を用いて生成する変
換回路を設計し、これを介してＬＣＤ表示装置を接続す
る構成とすることにより、本体側に切替え回路や専用の
表示信号発生回路を内蔵することを不要とした表示信号
変換回路を提供することを目的とする。
ＬＣＤ表示装置の開発が進み、ＣＲＴ表示装置の同等の
表示能力を持つ物が表われた。そこでＣＲＴ表示信号に
変換する装置があればＣＲＴ表示信号発生回路のみで画
表示装置を駆動できるようになる。
表示能力を持つ物が表われた。そこでＣＲＴ表示信号に
変換する装置があればＣＲＴ表示信号発生回路のみで画
表示装置を駆動できるようになる。
本発明は、このことに着目し、タイミング関係が全く異
なる両者間のインタフェースをとるため、ＣＲＴ表示画
面のイメージをメモリ中に展開し、再送出する方式を採
った。即ち、ＣＲＴ表示信号中のビデオ信号は、その水
平／垂直の両同期信号に基づきメモリ中の特定アドレス
に順次書込みその画面イメージをメモリ中に蓄積する。
なる両者間のインタフェースをとるため、ＣＲＴ表示画
面のイメージをメモリ中に展開し、再送出する方式を採
った。即ち、ＣＲＴ表示信号中のビデオ信号は、その水
平／垂直の両同期信号に基づきメモリ中の特定アドレス
に順次書込みその画面イメージをメモリ中に蓄積する。
この画面イメージはＣＲＴ表示信号により常に更新され
る。一方、このビデオメモリからの読出しはＬＣＤ表示
信号のタイミングにより行なわれ、これを再びビデオ信
号に変換して送出する０従って表示信号変換回路として
、表示画面のイメージを記憶するビデオメモリ、ＣＲＴ
表示信号として供給されるビデオ信号を直列−並列変換
するシフトレジスタ、ビデオメモリから読出されるビデ
オ信号を並列−直列変換するシフトレジスタの他に、
Ｒ＠ａｄ／Ｗｒｉｔｅ データ及びアドレスを切替え
るセレクタ、そしてメモリアドレスを生成する他上記切
替えのだめの制御信号、ＬＣＤ表示のタイミングを生成
する各種カウンタが必要となる。
る。一方、このビデオメモリからの読出しはＬＣＤ表示
信号のタイミングにより行なわれ、これを再びビデオ信
号に変換して送出する０従って表示信号変換回路として
、表示画面のイメージを記憶するビデオメモリ、ＣＲＴ
表示信号として供給されるビデオ信号を直列−並列変換
するシフトレジスタ、ビデオメモリから読出されるビデ
オ信号を並列−直列変換するシフトレジスタの他に、
Ｒ＠ａｄ／Ｗｒｉｔｅ データ及びアドレスを切替え
るセレクタ、そしてメモリアドレスを生成する他上記切
替えのだめの制御信号、ＬＣＤ表示のタイミングを生成
する各種カウンタが必要となる。
このことにより、ＬＣＤ表示装置をＣＲＴ表示信号を用
いて駆動することが出来る。従がって、本体側機器に切
替え回路やＬＣＤ表示信号発生回路を内蔵する必要がな
くなる。
いて駆動することが出来る。従がって、本体側機器に切
替え回路やＬＣＤ表示信号発生回路を内蔵する必要がな
くなる。
以下、本発明実施例につき詳細に説明する。
第１図は本発明の実施例を示すブロック図である。図に
おいて、１はＣＲＴ表示信号発生回路１１を内蔵するパ
ーソナルコンピュータ本体。
おいて、１はＣＲＴ表示信号発生回路１１を内蔵するパ
ーソナルコンピュータ本体。
２はＣＲＴ表示装置、３はＬＣＤ表示装置であシ、この
ＬＣＤ表示装置３は、表示信号変換回路４を介して本体
側機器１と接続される。尚、この表示信号変換回路！け
ｆ−）アレイ化され、ＬＣＤ表示装置３に内蔵された方
が好ましい。
ＬＣＤ表示装置３は、表示信号変換回路４を介して本体
側機器１と接続される。尚、この表示信号変換回路！け
ｆ−）アレイ化され、ＬＣＤ表示装置３に内蔵された方
が好ましい。
この様な接続構成することＫよｆｉｃＲＴ表示が可能と
なる。
なる。
第２図は第１図に示した表示信号変換回路ｆの内部構成
を詳細に示したブロック図である。
を詳細に示したブロック図である。
図において、４１は垂直カウンタである。垂直カウンタ
４１は本体側機器１からＣＲＴ表示信号として供給され
る垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（Ｈ８
ＹＮＣ）を得、垂直表示期間を検出する。４２は水平カ
ウンタである。水平カウンタ４２は同じく水平同期信号
（ＨＳ ＹＮＣ）及びドツトクロック（ＤＣ）を得、水
平表示期間を検出する。垂直カウンタ４１、水平カウン
タ４２出力は共に同期カウンタ４３に供給される。
４１は本体側機器１からＣＲＴ表示信号として供給され
る垂直同期信号（ＶＳＹＮＣ）及び水平同期信号（Ｈ８
ＹＮＣ）を得、垂直表示期間を検出する。４２は水平カ
ウンタである。水平カウンタ４２は同じく水平同期信号
（ＨＳ ＹＮＣ）及びドツトクロック（ＤＣ）を得、水
平表示期間を検出する。垂直カウンタ４１、水平カウン
タ４２出力は共に同期カウンタ４３に供給される。
同期カウンタ４３はＣＲＴ表示信号に同期した各種タイ
ミング信号を生成し、後述するＬＣＤ表示タイミングカ
ウンタ４４．書込みカウンタ４５、セレクタ４７．５１
のそれぞれへ供給する。
ミング信号を生成し、後述するＬＣＤ表示タイミングカ
ウンタ４４．書込みカウンタ４５、セレクタ４７．５１
のそれぞれへ供給する。
４４はＬＣＤ表示タイミングカウンタである。
ＬＣＤ表示タイミングカウンタ４４は同期カウンタ４３
からタイミング信号を得、ＬＣＤ表示装置に与えるべき
タイミング信号を生成する。
からタイミング信号を得、ＬＣＤ表示装置に与えるべき
タイミング信号を生成する。
４５は書込みカウンタ、４６は読出しカウンタである。
書込みカウンタ４５は上記同期カウンタ４３によって生
成されるタイミング信号に基づき初期化、更新され、読
出しカウンタ４６はＬＣＤ表示タイミングカウンタ４４
によって生成されるタイミング信号に基づき初期化、更
新され、ビデオメモリ４８へアドレスとして供給される
。４７はセレクタである。セレクタ４７は同期カウンタ
４３から発せられる制御信号に従がい書込みカウンタ４
５出力及び読出しカウンタ４６出力のいずれか一方を選
択し、アクセスアドレスとしてビデオメモリ４８へ供給
する。
成されるタイミング信号に基づき初期化、更新され、読
出しカウンタ４６はＬＣＤ表示タイミングカウンタ４４
によって生成されるタイミング信号に基づき初期化、更
新され、ビデオメモリ４８へアドレスとして供給される
。４７はセレクタである。セレクタ４７は同期カウンタ
４３から発せられる制御信号に従がい書込みカウンタ４
５出力及び読出しカウンタ４６出力のいずれか一方を選
択し、アクセスアドレスとしてビデオメモリ４８へ供給
する。
４８はビデオメモリである。ビデオメモリ４８はシフト
レジスタ４９を介して供給される。ＣＲＴ表示信号から
作成されたビデオデータを記憶する。シフトレジスタ４
９は本体側機器ｌから供給されるビデオ信号（ＣＲＴ
ＶＩＤＥＯ）を直列−並列変換し、ビデオデータを作成
してビデオメモリ４８へ供給する。５０もシフトレジス
タである。シフトレジスタ５０はビデオメモリ４８を介
して得られるビデオデータを並列−直列変換し、ＬＣＤ
表示信号（ＬＣＤ ＶＩＤＥＯ）を作成する。５１はセ
レクタである。セレクタ５１は、ビデオメモリ４８へ書
込むべきビデオデータとビデオメモリ４８から読出した
ビデオデータとを切替える。この切替えのための選択信
号は同期カウンタ４３から供給される。
レジスタ４９を介して供給される。ＣＲＴ表示信号から
作成されたビデオデータを記憶する。シフトレジスタ４
９は本体側機器ｌから供給されるビデオ信号（ＣＲＴ
ＶＩＤＥＯ）を直列−並列変換し、ビデオデータを作成
してビデオメモリ４８へ供給する。５０もシフトレジス
タである。シフトレジスタ５０はビデオメモリ４８を介
して得られるビデオデータを並列−直列変換し、ＬＣＤ
表示信号（ＬＣＤ ＶＩＤＥＯ）を作成する。５１はセ
レクタである。セレクタ５１は、ビデオメモリ４８へ書
込むべきビデオデータとビデオメモリ４８から読出した
ビデオデータとを切替える。この切替えのための選択信
号は同期カウンタ４３から供給される。
以下、本発明実施例の動作につき詳細に説明する。まず
、垂直カウンタ４１で検出した垂直表示期間を示す信号
と水平カウンタ４２で検出した水平表示期間を示す信号
とをそれぞれ同期カウンタ４３に与え、この同期カウン
タ４３にてＣＲＴ表示信号に同期した各種夕・イミング
信号を生成する。また、ＬＣＤ表示タイミングカウンタ
４４によりＣＲＴ表示信号とは非同期のＬＣＤ表示タイ
ミング信号を生成する。書込みカウンタ４５は後述する
ビデオデータをビデオメモリ４８へ書込むためのアドレ
スを発生し、これは垂直表示の非表示期間に初期化され
、水平表示期間中に同期カウンタ４３によるタイミング
で更新される。読出しカラ／り４６はビデオメモリ４８
からビデオデータを読出すためのアドレスを発生し、こ
れはＬＣＤ表示タイミングカウンタ４４によるタイミン
グで初期化・更新される。これら２つのアドレスはセレ
クタ４７によシどちらか一方のみが選択され、ビデオメ
モリ４８へ与えられる。
、垂直カウンタ４１で検出した垂直表示期間を示す信号
と水平カウンタ４２で検出した水平表示期間を示す信号
とをそれぞれ同期カウンタ４３に与え、この同期カウン
タ４３にてＣＲＴ表示信号に同期した各種夕・イミング
信号を生成する。また、ＬＣＤ表示タイミングカウンタ
４４によりＣＲＴ表示信号とは非同期のＬＣＤ表示タイ
ミング信号を生成する。書込みカウンタ４５は後述する
ビデオデータをビデオメモリ４８へ書込むためのアドレ
スを発生し、これは垂直表示の非表示期間に初期化され
、水平表示期間中に同期カウンタ４３によるタイミング
で更新される。読出しカラ／り４６はビデオメモリ４８
からビデオデータを読出すためのアドレスを発生し、こ
れはＬＣＤ表示タイミングカウンタ４４によるタイミン
グで初期化・更新される。これら２つのアドレスはセレ
クタ４７によシどちらか一方のみが選択され、ビデオメ
モリ４８へ与えられる。
ビデオメモリ４８の書込み、読出しタイミングは同期カ
ウンタ４３により制御され、書込み動作は垂直表示期間
中であって、かつ水平表示期間中であるときく一定の間
隔で行なわれる。
ウンタ４３により制御され、書込み動作は垂直表示期間
中であって、かつ水平表示期間中であるときく一定の間
隔で行なわれる。
このときビデオメモリ４８のアドレスは、書込は書込み
カウンタ４５による値が与えられ、さらにデータとして
書込むビデオデータが与えられる。非書込み動作時は、
読出し動作となシ、アドレスには読出しカウンタ４６の
値が与えられ、データとしてビデオデータが読出される
。
カウンタ４５による値が与えられ、さらにデータとして
書込むビデオデータが与えられる。非書込み動作時は、
読出し動作となシ、アドレスには読出しカウンタ４６の
値が与えられ、データとしてビデオデータが読出される
。
シフトレジスタ４９はＣＲＴ表示信号として直列に送ら
れてくる表示内容を一定間隔ごとに並列のビデオデータ
に変換するためのものであり、ビデオメモリ４８への書
込み、読出しはこのビデオデータを単位として行なわれ
る。一方、シフトレジスタ５０はビデオメモリ４８から
読出された並列のビデオデータを直列データに変換し、
ＬＣＤ表示信号とするためのものである。
れてくる表示内容を一定間隔ごとに並列のビデオデータ
に変換するためのものであり、ビデオメモリ４８への書
込み、読出しはこのビデオデータを単位として行なわれ
る。一方、シフトレジスタ５０はビデオメモリ４８から
読出された並列のビデオデータを直列データに変換し、
ＬＣＤ表示信号とするためのものである。
書込みビデオデータと読出しビデオデータとはビデオメ
モリ４８の書込み会読出し動作に同期してセレクタ５１
により切替わる。
モリ４８の書込み会読出し動作に同期してセレクタ５１
により切替わる。
以上の動作をさらにＣＲＴ表示信号、及びＬＣＤ表示信
号の相方から見た流れにそって説明する。ここで扱うＣ
ＲＴ表示信号の構成は、垂直同期信号（ＶＳＹＮＣ）、
水平同期信号（Ｈ８ＹＮＣ）。
号の相方から見た流れにそって説明する。ここで扱うＣ
ＲＴ表示信号の構成は、垂直同期信号（ＶＳＹＮＣ）、
水平同期信号（Ｈ８ＹＮＣ）。
ビデオ信号（ＣＲＴ ＶＩＤｇＯ）及びビデオ信号の最
小単位を表わすドツトクロック（Ｄ−Ｃ）であり、これ
らはラスクスギヤン型ＣＲＴ表示装置の入力信号である
。また、ＬＣＤ表示信号もＣＲＴ表示信号と同様の構成
であるが、これらのタイミング関係は全く異なっている
。これら異種タイミング間のインターフェースをとるた
めに、本発明回路では表示画面のイメージをビデオメモ
リ４８中に展開し再送出する方式をとっている。即ち、
ＣＲＴ表示信号中のビデオ信号は、垂直・水平同期信号
をもとに、ビデオメモリ４８中の特定のアドレスに順次
書込まれ、画面イメージを蓄積する。この画面イメージ
はＣＲＴ表示信号によって常に更新されている。一方、
ビデオメモリ４８からの読出しはＬＣＤ表未信号のタイ
ミングにより行なわれ、これを再びビデオ信号に変換し
て送出する。尚、ＬＣＤ表示信号のタイミングはＣＲＴ
表示信号とは非同期であると述べたが、実際にはメモリ
の書込み、読出し動作の範囲内で同期している。
小単位を表わすドツトクロック（Ｄ−Ｃ）であり、これ
らはラスクスギヤン型ＣＲＴ表示装置の入力信号である
。また、ＬＣＤ表示信号もＣＲＴ表示信号と同様の構成
であるが、これらのタイミング関係は全く異なっている
。これら異種タイミング間のインターフェースをとるた
めに、本発明回路では表示画面のイメージをビデオメモ
リ４８中に展開し再送出する方式をとっている。即ち、
ＣＲＴ表示信号中のビデオ信号は、垂直・水平同期信号
をもとに、ビデオメモリ４８中の特定のアドレスに順次
書込まれ、画面イメージを蓄積する。この画面イメージ
はＣＲＴ表示信号によって常に更新されている。一方、
ビデオメモリ４８からの読出しはＬＣＤ表未信号のタイ
ミングにより行なわれ、これを再びビデオ信号に変換し
て送出する。尚、ＬＣＤ表示信号のタイミングはＣＲＴ
表示信号とは非同期であると述べたが、実際にはメモリ
の書込み、読出し動作の範囲内で同期している。
以上説明の様に本発明によればＬＣＤ表示装置をＣＲＴ
表示信号を用いて動作させる事ができるので、本体側機
器に切替え回路やＬＣＤ表示信号発生回路を持たせる必
要がない。換言すれば、本体側ＫＣＲＴ表示信号発生回
路のみしか持たない機器にもＬＣＤ表示装置を接続でき
るようＫなる。従がって、ＬＣＤ表示装置をＣＲＴ表示
装置同様に使用することができ、さらにＬＣＤ表示装置
はＣＲＴ表示装置に比べて小型・軽量なので、携帯形の
機器に使用すればその携帯性能は大幅に向上する。
表示信号を用いて動作させる事ができるので、本体側機
器に切替え回路やＬＣＤ表示信号発生回路を持たせる必
要がない。換言すれば、本体側ＫＣＲＴ表示信号発生回
路のみしか持たない機器にもＬＣＤ表示装置を接続でき
るようＫなる。従がって、ＬＣＤ表示装置をＣＲＴ表示
装置同様に使用することができ、さらにＬＣＤ表示装置
はＣＲＴ表示装置に比べて小型・軽量なので、携帯形の
機器に使用すればその携帯性能は大幅に向上する。
第１図は本発明の実施例を示すブロック図、第２図は第
１図に示した表示信号変換回路の内部構成を示すブロッ
ク図である。 ！・・・表示信号変換回路、４，１・・・垂直カウンタ
、４２・・・水平カウンタ、４３・・・同期カウンタ、
４４・・ＬＣＤ表示タイミングカウンタ、４５・・・書
込みカウンタ、４６・・・読出しカウンタ、４７゜５１
・・・セレクタ、４８・・・ビデオメモリ、４９・・・
ＣＲＴシフトレトロタ、５０・・・ＬＣＤシフトレノス
タ。
１図に示した表示信号変換回路の内部構成を示すブロッ
ク図である。 ！・・・表示信号変換回路、４，１・・・垂直カウンタ
、４２・・・水平カウンタ、４３・・・同期カウンタ、
４４・・ＬＣＤ表示タイミングカウンタ、４５・・・書
込みカウンタ、４６・・・読出しカウンタ、４７゜５１
・・・セレクタ、４８・・・ビデオメモリ、４９・・・
ＣＲＴシフトレトロタ、５０・・・ＬＣＤシフトレノス
タ。
Claims (1)
- 外部から供給されるＣＲＴ表示のための各種信号をＬＣ
Ｄ表示のための各種信号に変換する表示信号変換回路で
あって、上記ＣＲＴ表示のための水平／垂直のそれぞれ
の表示期間を検出するカウンタと、これらカウンタ出力
にてＣＲＴ表示に同期した各種タイミング信号を生成す
る同期カウンタと、該同期カウンタ出力に基づきＣＲＴ
表示とは非同期のＬＣＤ表示タイミング信号を生成する
ＬＣＤ表示タイミングカウンタと、上記同期カウンタ出
力に従がう特定のアドレスへ表示画面イメージが順次展
開されその内容が上記ＬＣＤ表示タイミングカウンタ出
力に従がうアドレスから順次読出されるビデオメモリと
、上記同期カウンタ出力により書込み／読出しアドレス
が切替えられる第１のセレクタと、ＣＲＴ表示信号とし
て直列に送られてくる表示内容を定間隔にて並列のビデ
オデータに変換しビデオメモリの所定のアドレス位置に
展開する第１のシフトレジスタと、上記ビデオメモリに
展開された画面イメージを所定のアドレス位置から並列
に読出し直列データに変換してＬＣＤ表示デバイスへ供
給する第２のシフトレジスタと、上記ビデオメモリに対
する書込み／読出しデータを上記同期カウンタ出力に基
づき切替える第２のセレクタとを具備することを特徴と
する表示信号変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3926485A JPS61198293A (ja) | 1985-02-28 | 1985-02-28 | 表示信号変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3926485A JPS61198293A (ja) | 1985-02-28 | 1985-02-28 | 表示信号変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61198293A true JPS61198293A (ja) | 1986-09-02 |
Family
ID=12548272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3926485A Pending JPS61198293A (ja) | 1985-02-28 | 1985-02-28 | 表示信号変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61198293A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62266595A (ja) * | 1986-05-14 | 1987-11-19 | セイコーインスツルメンツ株式会社 | カラ−液晶表示装置 |
| JPS636597A (ja) * | 1986-06-27 | 1988-01-12 | セイコーインスツルメンツ株式会社 | カラ−液晶表示装置 |
| JPS63170695A (ja) * | 1987-01-08 | 1988-07-14 | キヤノン株式会社 | 表示制御装置 |
| JPS63188195A (ja) * | 1987-01-30 | 1988-08-03 | セイコーインスツルメンツ株式会社 | カラ−フラツト表示装置のインタ−フエ−ス回路 |
| JPH0247690U (ja) * | 1988-09-28 | 1990-03-30 | ||
| JPH04100093A (ja) * | 1990-08-18 | 1992-04-02 | Pfu Ltd | Ｌｃｄ表示制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859490A (ja) * | 1981-10-06 | 1983-04-08 | 株式会社東芝 | 表示制御装置 |
-
1985
- 1985-02-28 JP JP3926485A patent/JPS61198293A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5859490A (ja) * | 1981-10-06 | 1983-04-08 | 株式会社東芝 | 表示制御装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62266595A (ja) * | 1986-05-14 | 1987-11-19 | セイコーインスツルメンツ株式会社 | カラ−液晶表示装置 |
| JPS636597A (ja) * | 1986-06-27 | 1988-01-12 | セイコーインスツルメンツ株式会社 | カラ−液晶表示装置 |
| JPS63170695A (ja) * | 1987-01-08 | 1988-07-14 | キヤノン株式会社 | 表示制御装置 |
| JPS63188195A (ja) * | 1987-01-30 | 1988-08-03 | セイコーインスツルメンツ株式会社 | カラ−フラツト表示装置のインタ−フエ−ス回路 |
| JPH0247690U (ja) * | 1988-09-28 | 1990-03-30 | ||
| JPH04100093A (ja) * | 1990-08-18 | 1992-04-02 | Pfu Ltd | Ｌｃｄ表示制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488385A (en) | Multiple concurrent display system | |
| US5065346A (en) | Method and apparatus for employing a buffer memory to allow low resolution video data to be simultaneously displayed in window fashion with high resolution video data | |
| JPS62280799A (ja) | ビデオインターフェース方法及び装置 | |
| EP0346437A1 (en) | APPARATUS FOR GENERATING A CURSOR SHAPE ON A DISPLAY SCREEN. | |
| US6340959B1 (en) | Display control circuit | |
| US5448257A (en) | Frame buffer with matched frame rate | |
| JPS61198293A (ja) | 表示信号変換回路 | |
| JP2002032063A (ja) | 液晶表示装置およびウィンドウ表示拡大制御方法 | |
| JP2687986B2 (ja) | 表示装置 | |
| JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
| JPH04331981A (ja) | 液晶表示装置 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPS60118888A (ja) | ビデオ表示発生装置用の水平平滑化スクローリングシステム及び方法 | |
| JPS63131176A (ja) | 画像表示装置 | |
| KR100206580B1 (ko) | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 | |
| JPS59206881A (ja) | デイスプレイ装置 | |
| SU1462407A1 (ru) | Устройство дл формировани адреса видеопам ти растрового графического диспле | |
| JPS61252585A (ja) | 画面メモリ制御装置 | |
| JPS59155887A (ja) | 表示装置 | |
| SU1244704A1 (ru) | Устройство дл отображени графической информации на экране электронно-лучевой трубки | |
| SU1658204A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| SU1569869A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JPS59232390A (ja) | 表示装置 | |
| JPS61265680A (ja) | ビツトマツプ画像表示制御方式 | |
| JPH05119749A (ja) | 液晶表示装置 |