JPS59155887A - 表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、例えば文字多重放送受信装置に於いて、文
字多重信号から得られた画像情報をモニタに表示する為
の表示装置に関する。

〔発明の技術的背景〕

第１図は文字多重放送受信装置に於いて、文字多重信号
から得られた画像情報をモニタに表示する為の表示装置
の従来例を示す回路図である。図に於いて、１１は画面
１フレ一ム分の画像データ（文字データや図形データ等
）を格納する為の表示用フレームメモリである。１２は
送られてきた文字多重信号よりフレームメモリ１ノに記
憶する為の画像データを生成する信号処理回路である。

この信号処理回路１２は例えばマイクロコンピュータで
構成される。１３はこの信号処理回路１ノに接続された
アドレスバス、１４は同じくデータバスである。信号処
理回路１２は単に一方的に表示用フレームメモリ１１に
画像データを瞥き込むだけでなく、例えハスクロール表
示モード等の場合には、表示用フレームメモリ１１から
画像データを読み込み、この画像データを再度メモリ１
１の異なるアドレスに書き込む処理も行なう。

１５は表示動作上の各種基準タイミングを示すタイミン
グ／４’ルスを発生するタイミングパルス発生回路であ
る。このタイミングパルス発生回路１５はビデオ信号か
ら分離された水平同期信号ＨＤ、垂直同期信号ＶＤを用
いて各種タイミングパルスを出力する。１６は表示用ラ
インカウンタで、表示用フレームメモリ１１のラインア
ドレス、つまり画面縦方向のアドレスを指定するアドレ
スデータを出力する。１７は表示用バイトカウンタで、
表示用フレームメモリ１１のバイトアドレス、つまり、
画面横方向のアドレスを指定するアドレスデータを出力
する。

これらカウンタ１６，１７はそれぞれ画面走査に同期し
てタイミング・９ルス発生回路１５から出力されるタイ
ミングパルスＰｌ　ｔＰ２ｔカウントすることにより、
画面走査に同期して表示用フレームメモリ１１のアドレ
ス指定を行なう。

１８　ｓ　１９　、．２　ｏはバッファダートである。

パッファケ゛−トｘ８．１９は画像非表示期間（水平ブ
ランキング期間、垂直ブランキング期間）に導通ずる。

バッファダート２０は画像表示期間に導通ずる。非表示
期間か表示期間かを示すタイミング・平ルスＰ３はタイ
ミングパルス発生回路１５から発生される。このタイミ
ングパルスＰ３はバッファｒ−ト２０に対しては直接供
給され、バッファグー）　１　’８　、１９に対シては
インバータ回路２１を介して供給される。

２２は表示期間か否かを示すタイミングパルスＰ３を信
号処理回路１２に入力する為のＩ１０ポートである。

２３は並直変換回路で、表示期間に表示用フレームメモ
リ１１から読み出された画像データを並列→直列変換し
、受像管２４に供給する。

すなわち、表示用フレームメモリ１１に格納された１ラ
イン分の画像データは表示用バイトカウンタ１７からの
アドレスデータに従ってバイト単位で読み出される。こ
のバイト単位の画像データは例えば８ビツトの並列デー
タである。

したがって、並直変換回路２３はこれを受像管２４に供
給可能なように直列データに変換する。

上記構成によれば、非表示期間にはバッファダート１８
．１９がダートを開き、信号処理回路１２から表示用フ
レームメモリ１１に画像データが書き込まれる。このと
きのアドレスデータはやはり信号処理回路１１から出力
される。

一方、表示期間はバッファダート２０がダートを開き、
カウンタ１６，１７からのアドレスデータに従って表示
用フレームメモリ１ノから画像データが読み出される。

この画像データは並直変換回路２３を介して受像管２４
に供給され画像表示がなされる。

〔背景技術の問題点〕

しかしながら上記構成によれば、水平ブランキング期間
のような非常に短い期間しか信号処理回路１２は表示用
フレームメモリ１１に画像データを書き込んだり、メモ
リ１ノから画像データを読み込むことができない。した
がって、表示用フレームメモリ１１に対する画像データ
の書き込み効率が悪く、高速のメモリ書き込みを行なう
ことができないという欠点がある。

また、高速の表示を行なおうとした場合、表示用フレー
ムメモリ１１を高速アクセスの可能なメモリにしなけれ
ばならず、装置が高価となる欠点を有する。

〔発明の目的〕

この発明は上記の事情に対処すべくなされたもので、表
示用フレームメモリに対する画像データの書き込み効率
を向上させることができるとともに、高速表示を行なう
場合でも高価々なることがない表示装置を提供すること
を目的とする。

〔発明の概要〕

この発明は表示用フレームメモリに格納された画像デー
タ１ライン分を格納する為の表示用ラインメモリを設け
、各水平走査期間に於ける画像非表示期間内に画面走査
に同期して前記表示用フレームメモリから１ライン分の
画像データを前記表示用ラインメモリに転送し、画像表
示期間にモニタに供給する画像データを前記表示用ライ
ンメモリから読み出すことにより、画像データの転送期
間以外の期間に自由に前記表示用フレームメモリの読み
、簀きができるようにしだものである。

〔発明の芙施例〕

以下、図面を参照してこの発明の一実施例を詳細に説明
する。第２図に於いて、３１は画面１フレ一ム分の画像
データを格納する表示用フレームメモリ、３２は信号処
理回路で、表示用フレームメモリ３ノに画像データを書
き込んだり、このメモリ３ノから画像データを坑み込ん
だシする。この信号処理回路３２は例えばマイクロコン
ピュータで構成される。３３．３４はそれぞれ信号処理
回路３２に接続されたアドレスバス、データバスでアル
。

３５は水平間期信号ＨＤ、垂直同期イｄ号ＶＤを用いて
表示動作上の各種タイミングパルスを出力するタイミン
グパルス発生回路である。

３６は表示用フレームメモリ３１のラインアドレスを指
定するアドレスデータを出力する表示用ラインカウンタ
である。３７は同じくバイトアドレスを指定するアドレ
スデータを出力する表示用バイトカウンタである。これ
らカウンタ３６．３７はそれぞれタイミングパルス発生
回路３５から出力されるタイミングパルスＰＩ＋Ｐ２を
カウントすることにより画面走査に同期してアドレス指
定を行なう。

３８は表示期間に入力される画像データを並列→直列変
換して受像管３９に供給する並直変換回路である。

次にこの発明の特徴とする部分を説明する。

４０は表示用ラインメモリで、表示用フレームメモリ３
ノに格納されだ１ライン分の画像データを格納する。４
１は転送用バイトカウンタで、メモリ３１内の１ライン
分の画像データをメモリ４θに転送する際のバイトアド
レスを指定するアドレスデータを出力する。この画像デ
ータの転送は非表示期間以内に行なわれる。したがりて
、カウンタ４ノの計数速度も非表示期間以内にメモリ３
１の１ライン分のバイトアドレス全てを指定できるよう
な速度に設定されている。

このカウンタ４１の計数クロックはタイミングパルス発
生回路３５からタイミングパルスＰ３−とじて出力され
る。

４２．４３．４４はバッファゲートで、表示用フレーム
メモリ３ノから表示用ラインメモリ４０に画像データを
転送する期間に導通する。

４５．４６．４７は上記画像データの転送期間以外の時
に導通するバッファゲートである。タイミング・平ルス
発生回路３５からは画像データの転送期間であるか否か
を示すタイミングパルスＰ４が出力される。バッファケ
ゝ−ト４２゜４．９　、４４にはこのタイミングパルス
Ｐ４がその゛ま−まゲートパルスとして供給され、バッ
ファゲート４５，４６．４７にはインバータ回路４８に
て反転されて供給される。なお、４９はタイミング・ぐ
ルスＰ４を信号処理回路３１１２に入力する為のＩｌｏ
　ｄｅ−トである。

上記構成に於いて第３図を参照しながら動作を説明する
。第３図（ａ）は水平同期信号）（Ｄを示す。前述した
タイミングパルスＰ１としては例えばこの水平同期信号
ＨＤが利用されるものである。表示用ラインカウンタ３
６はこの水平同期信号ＨＤをカウントしてラインアドレ
スを指定するアドレスデータを出力する。このアドレス
データを第３図（ｂ）に示す。なお、ＴＩは画像非表示
期間であり、Ｔ２は画像表示期間である。

表示用バイトカウンタ３７はタイミング・ゼルスＰ、を
計数することにより表示期間Ｔ２に全バイトアドレスを
指定する。このアドレスデータを第３図（ｃ）に示す。

なお、図では、バイトアドレス数をＭとしている。タイ
ミングパルスＰ４は第３図（ｄ）に示すように非表示期
間ＴＩの一部の期間にハイレベルとなり、その他の期間
はロウレベルとなるような・やルスである。このパルス
Ｐ４がハイレベルのｊυ］間Ｔ３にバッファゲート４２
．４３〜，４４が導通し、ロウレベルの期間にバッファ
ゲート４５，４６．４７が導通ずる。つ１す、期間Ｔ３
が画像データの転送期間である。外だ、転送用バイトカ
ウンタ４１はデータ転送期間Ｔ３にタイミングパルスＰ
３を計数することにより、全バイトアドレスを出力する
。このアドレスデータを第３図（ｅ）に示す。

水平同期信号ＨＤをカウントすることにより、ラインア
ドレスを指定するアドレスデータを出力する表示用ライ
ンカウンタ３６のカウント出力が変わるごとに、タイミ
ングパルスＰ４がハイレヘルトナリ、・クソファダート
４２，４３゜４４が導通し、・ぐッ７ア’ｒ”−ト４５
，４６゜４７が非導通となる。これにより、表示用ライ
ンカウンタ３６から出力されるラインアドレスデータが
バッファダート４３を介してフレームメモリ３１に読み
出し用のアドレスデータとして供給される。また、転送
用バイトカウンタ４ノがカウント動作を開始し、とのカ
ウンタ４ノから出力されるバイトアドレスデータがバッ
ファダート４３を介してメモリ３１に読み出し用のアド
レスデータとして供給される。また、このバイトアドレ
スデータはバッフアク９−ト４４を介して沓き込み用の
アドレスデータとして表示用ラインメモリ４０に供給さ
れる。これにより、表示用ラインカウンタ３６によって
指定されるラインアドレスに格納されだ１ライン分の画
像データがパッファケ°−ト４２を介してバイト単位で
表示用ラインメモリ４０に転送される。画像データの転
送が終了すると、今度はバッファゲート４５，４６．４
７が導通する。

これにより、表示用バイトカウンタ３７から出力される
画ｍｉ走査に同期したバイトアドレスデータがバッファ
ゲート４７を介して表示用ラインメモリ４０に読み出し
用のアドレスデータとして供給される。これ“により、
メモリ４０に格納された画像データはバイト単位で順次
並直変換回路３８に転送され、並列→直列変換を受けた
後、受像管３９に供給される。並直変換回路３５はタイ
ミングノルス発生回路３５から出力されるタイミングパ
ルスＰｓ（第３図（ｆ）参照）によって表示期間Ｔ２に
オン状態となる。

例えば、今画像走査が（Ｎ−１）ライン目からＮライン
目に切り換わったとすると、Ｎライン目の画像データ１
ライン分がデータ転送期間Ｔ３にメモリ３１からメモリ
４０に転送され、このメモリ４０に格納された画像デー
タがＮライン目の画像走査に於ける表示期間Ｔ２に受像
管３９に供給される。

なお、図示の場合、表示用ラインメモリ３ノに対するラ
インアドレスデータとバイトアドレスデータとの供給は
１つのアドレスバスによって行なわれる。したがって、
表示用ラインカウンタ３６から出力されるラインアドレ
スデータはアドレス・ぐスの上位ビットを使って、転送
用バイトアドレスカウンタ４１から出力されるバイトア
ドレスデータはアドレスバスの下位ビットを使ってメモ
リ３１に供給される。

このように、非表示期間の一部の期間に、表示用フレー
ムメモリ３１から１ライン分の画像データを表示用ライ
ンメモリ４０に転送しておくことにより、各水平走査期
間Ｔ４　　（第３図参照）に於いて、データ転送期間Ｔ
３以外の期間は表示用フレームメモリ３１を完全に信号
処理回路３２のコントロール化におくことができる。

したがって、従来のブランキング書き込み方式に比べ、
信号処理回路３２とメモリ３１間の画例ｒ−夕の書き込
み、読み出し期間を大幅に拡大することができ、メモリ
３１に対する画像データの書き込み効率を大幅に向上さ
せることができる。具体的に説明すると、従来は約６３
μＢの１水平走査期間Ｔ４から約４５　／Ｚｓの表示期
間Ｔ２を差し引いた約】８μｓの非表示期間Ｔ！だけし
か画像データの１！３−き込み及び読み出しができなか
った。これに対し、この発明では１画素１７５ｎｓ、１
ライン当り２４８画素（約３２バイト）の画像表示を考
え、メモＩＪ　３１　、４０のアクセスタイムを３００
　ｎｓとすると、１２４７分の画像データを転送するの
に委する時間は約８μｓである。しノＬがって、画像デ
ータの書き込み及び読み出しのできる期間は６３μｍ８
μ５−５５μｓと従来の約３倍となる。

−まだ、高速の表示を行なう場合でも表示用うインメモ
リ４０だけを高速アクセス用のメモリとすればよいので
、装置が高価となることがない。

〔発明の効果〕

このようにこの発明によれば、表示用フレームメモリに
対する画像データの書き込み効率を向上させることがで
きるとともに、高速表示を行なう場合でも高価と々るこ
とがない表示装置を提供することができる。

【図面の簡単な説明】

第１図は従来の表示装置を示す回路図、第２図はこの発
明に係る表示装置の一実施例を示す回路図、第３図は第
２図に示す装置の動作を説明する為のタイミングチャー
トである。 ３１・・・表示用フレームメモリ、３２・信号処理回路
、３３・・・アドレス・マス、３４・・・データバス、
３５・・・タイミング・七ルス発生回路、３６・・・表
示用ラインカウンタ、３７・・・表示用ドツトカウンタ
、３８・・・並直変換回路、３９・・−受像管、４０・
・・表示用ラインメモリ、４１・・・転送用バイトカウ
ンタ、４２〜４７・・・パッファケ９−ト、４８・・・
インバータ回路、４９・・・Ｉ１０ポート。

Claims (1)

1. 【特許請求の範囲】 画面１フレ一ム分の画１象データを格納する表示用フレ
   ームメモリと。 この表示用フレームメモリに格納された１ライン分の画
   像データを格納する為の表示用ラインメモリと。 画面走査に同期して各水平走査期間に於ける画像非表示
   期間内に前記表示用フレームメモリから】ライン分の画
   像データを前記表示用ラインメモリに転送するデータ転
   送手段と。 このデータ転送手段によって前記表示用ラインメモリに
   転送された画像データを各水平走査期間の画像表示期間
   に画面走査に同期して読み出し画像表示する画像表示手
   段とを具備した表示装置。