JPS6032089A - Ｃｒｔ表示端末装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、表示すべきて一夕を一時格納するメに関する
ものである。

従来例の構成とその問題点 従来、表示すべきデータを一時格納するメモリ（以下す
隊しッシュメモリと呼ぶ）を有するＣＲ１表示装置では
、そのメモリにアドレスを与え読出したデータをそのま
まビデオ信号に変換するかあるいは、あらかじめ表示パ
ターンを記憶しているパターンメモリを持っている場合
は、そのパターンメモリのアドレスとしてそのデータを
与えパターンメモリから読出されたデータをビデオ信号
に変換し、ＣＲＴに表示している。また、リフレッシュ
メモリにデータを書込みあるいは、リフレッシュメモリ
からデータを読出す場合は、帰線区間においてリフレッ
シュメモリにアドレスとデータを与えリフレッシュメモ
リにデータを書込みあるいは、ｉ出しているが、どちら
の場合もリフレッシュメモリのアクセスする時は、まず
表示区間であるかどうかを検出し、表示区間でなければ
、リフレッシュメモリのアクセスするが、必ずしも各水
平走査区間で連続しては行ってぃな′いので、リフレッ
シュメモリのアクセスの効率は良くない。

従来例にお臂て、多くの場合がデータの書込みに関する
制御をマイクロプロセッサにょシ行っている。つｇリフ
レッシュメモリにデータを書込む場合、リフレッシュメ
モリに与えるアドレスとデータにそれぞれマイクロプロ
セッサのアドレスバスとデータバスに接続され、データ
の書込みを行なう。この場合、まずその時点が表示区間
であるかどうかを検出した後に表示区間でなければリフ
レッシュメモリに与えるアドレスとブータラマイクロプ
ロセッサのパスに切り換えてマイクロプロセッサの制御
によりデータの書込みの処理を行なう。その処理は必ず
しも連続した水平走査区間で行われない。それはマイク
ロプロセッサの表示区間であるかどうかを判断する検出
処理が必ずしも水平走査区間の帰線区間で行われるとは
限らず、例えばマイクロプロセッサのその検出処理の周
期が水平の水平帰線期間以上ある場合は１水平走査区間
内で書込み処理を行なわない場合がある。またそ゛の検
出の周期が水平帰線期間以下である場合でも水平帰線区
間の検出がその始点で行われればその水平帰線区間での
その処理はより効率的に行われるが、必ずしもそうは行
かず、最大マイクロプロセッサでの検出の周期分だけ水
平帰線区間の始点よシ遅れる可能性がちシ、十分に効率
的とは言えない。また、ＣＲＴ表示装置の高精細度化に
伴いリフレッシュメモリが増大し、水平走査周期が短く
なシ、それと共に１水平走査区間の水平帰線区間が短く
なっておシ、マイクロプロセッサの処理では時間的効率
の面で不都合がある。またＣＲＴの高精細度化に伴う高
速処理に対応するには、　゛あらかじめ表示パターンを
記憶しているメモリ、例えばキャラクタジェネレータを
従来のように直接アクセスして、ビデオ信号に変換する
には速度的に問題があシ、リフレッシュメモリに表示し
ようとする表示パターンを書込むほうを有効である。

しかし、表示端末としてのＣＲＴ表示装置において、そ
の処、理をマイクロプロセッサで行なうには処理に時間
を要し、ｉｔかの処理を十分に出来なくなるなどの不都
合がある。

発明の目的 本発明では、マンマシーンインターフェイスとして高精
細度化の進むＣＲＴ表示装置において、従来マイクロプ
ロセッサ等で行っていた表示パターン表示のだめの書込
み処理をよシ帰線区間を効率よく用い、高速処理に対応
可能な文字８図形等の表示制御を行なうものである。

発明の構成 本発明では表示しようとする表示パターンをあらかじめ
表示パターンを記憶しているメモリよシ、表示すべきデ
ータを一時格納するリフレッシュメモリに書込む場合に
、水平走査区間での表示区間の有無によりデータの書込
み区間を決定し、それを各水平走査区間で行なう事によ
り連続した水平走査区間において、表示区間での表示の
為のリフレッシュメモリからの読出し処理に何の影響を
与える事なく、リフレッシュメモリへの書込み処理を書
込み処理区間で連続的に行なう事を実現するものである
。

実施例の説明 本発明によるＣＲＴ表示端末装置の一実施例の構成ブロ
ック図を第１図に、その詳細図を第２図に、第３図、第
４図にはそのタイミングチャートを示す。第１図におい
て、１０６はリフレッシュメモリであシ表示すべきデー
タを一時格納するメモリであり、１０７はリフレッシュ
メモリ１０６からのデータ１１６をパラレル−シリアル
変換するＰ／Ｓ変換部でした、１１７はそのシリアル転
送りロックであシ、１１８はパラレル−シリアル変換さ
れたビデオ信号である。１０２の表示データ制御部では
リフレッシュメモリに書込もうとする表示データ、例え
ばあらかじめ表示パターンを記憶しているメモリのビッ
トパターンデータや主制御部１０１からの表示データ等
をリフレッシュメモリに書込む場合のタイミングを制御
し、リフレッシュメモリへ表示データを出力する。１０
Ｂは主制御部１ｏ１からの制御信号および表示データで
ある。１０５はリフレッシュメモリに与えるアドレスを
表示用のアドレス１１４とリフレッシュメモリの書込み
用のアドレス１１３と切シ替えを行なうアドレス制御部
であシ、その制御は主制御部からの制御線１１ｏにより
行なう。１０３は書込み用のアドレス発生部であり、そ
の制御は主制御部１０１からの制御線１０９により行な
い、１０３は従来例ではマイクロプロセッサのアドレス
バスであったシもする。１０４は表示用の読出しアドレ
ス発生部である。１１１はリフレッシュメモリにデータ
を書込む場合の書込みデータである。

第２図は本発明において水平走査区間での表示区間の有
無の検出と書込み処理区間の決定を行なう部分のブロッ
ク図である。２０１はＣＲＴの制御信号を発生する部分
であシ、２０６は垂直同期信号、２０７は水平同期信号
、２１０は表示区間を表す表示信号である。２０２は本
発明における書込み処理に関する信号を発生する制御部
であり、２０８はクロック信号であシ、このクロックに
より回路の同期が取られる。２０９は書込み処理の開始
を指示する信号であり、この信号の指示によりデータ書
込みが開始される。２１１は１水平走１査区間に表示区
間がある場合の書込み処理区間を表す信号であシ、２１
２は書込み処理区間信号を制御する信号であシ、書込み
処理の開始の指示信号により制御される。２０３は遅延
回路であり、水平同期信号をクロック単位で遅延させ、
表示区間の有無を検出するタイミングを作り出している
。

２１６はそのタイミングのラッチ信号であり、２０４は
ラッチ回路である。２１３は表示区間があるか否かを表
す信号であシ、２１１の信号とアンド回路を取ることに
よシ、２１６の書込み処理区間信号を作シ出す信号を作
シ出している。２０５はラッチ回路であり、書込み処理
のタイミングをとり、最終的に書込み処理区間信号２１
４を作り出している。

第３図においてｖＳは垂直同期信号、Ｈ８は水平同期信
号、ＢＬＡＮＫは表示区間か否かを表す表示信号、ＬＡ
ＴＣＨは１水平走査区間に表示区間の有無の検出をする
タイミング信号、ＣＩＡＴ′Ｅは書込み区間信号を作り
出すのに必要な書込み基準信号、ＣＬＫ−Ｒは読出しの
時、基準となるクロックであり、ＣＬＫ−Ｗは書込みの
時、基準となるクロックであり、２つのクロックは同期
している。第４図において、ＭＯＤＥは１水平走査区間
に表示区間があるか否かを示す信号であり、５ＩＧ−Ｗ
は書込み処理区間を示す信号である。

次に動作について以下説明する。第１図において、ＣＲ
Ｔに表示する為の読出しアドレス発生部１０４よｆｉｃ
ＲＴにイメージデータを表示する表示区間に読出しアド
レスを第３図のＣＬＫ−Ｈのクロックに同期して出力し
、書込みアドレス発生部よりリフレッシュメモリに新た
なデータを書込む為の書込みアドレスを第３図のＣＬＫ
−Ｗのクロックに同期して出力する。読出しアドレスは
１フレーム毎に同じアドレスを繰シ返し出力しておｐｃ
ＲＴ上の画面の位置とアドレスは対応している。書込み
アドレスは主制御部１０１からの書込みアドレスの指示
により、その出力するアドレスは制限され、表示しよう
とする画面位装置に対応するアドレスのみを出力する。

表示データ制御部１０２はあらかじめ表示パターンのビ
ットパターンを記憶しているメモリを有し、そのメモリ
からのビットパターンデータをリフレッシュメモリ１０
６に表示データとして出力する。主制御部では前述した
ような書込みアドレス発生に関する制御の他に表示デー
タ制御部１０２における表示データの出力のタイミング
とアドレス制御部１０５におけるアドレス切り換えのタ
イミングを与えている。そのタイミングを発生するブロ
ックを第２図、そのタイミングチャートを第３図と第４
図に示す。第３図において、Ｈｗは１水平走査区間であ
シ、ＢＬＡＮＫ信号においてＨレベルは表示区間を示し
ている。すなわちＢＬＡＮＫ信号■は信号口間のある場
合、■はない場合の信号である。

ＧＡＴＩＣはデータ書込み区間を作シ出すのに必要な書
込み基準信号である。第２図において、ＣＲＴ制御部２
０１から垂直同期信号（ＶＳ）２０６、水平同期信号（
Ｈ８）２０７、ＢＬＡＮＫ信号２１０を出力し、その水
平同期信号（Ｈ８）２０７によシ信号制御部２０２では
書込み基準信号（ＧＡＴＥ）２１１をクロック（ＣＬＫ
−Ｒ）に同期して作り出し、そのタイミングは第３図に
示す。

また遅延２０３では水平同期信号よシ１水平走査区間に
表示区間があるか否かを検出する為のデータラッチ信号
（ＬＡＴＣＨ）２１５を作り出し、そのタイミングを第
３図、第４図に示す。ＣＲＴ制御部２０１からのＢＬＡ
ＮＫ信号をデータラッチ信号（ＬＡＴＣＨ）２１５でラ
ッチする事により、その１水平走査区間において表示区
間があるか否かを示す検出信号２１３を得る事が出来る
。

このブロック図において検出信号（ＭＯＤＥ）２１３が
Ｈレベルであれば表示区間の存在を示し、Ｌレベルであ
れば表示区間のない事を示す。アンド回路２１７では表
示区間があるか否かを示せ検出信号（ＭＯＤＥ）２１３
と書込み処理区間信号を作り出す信号２１６を１水平走
査区間に表示区間がある場合、ない場合についてそれぞ
れ作シ出す事が出来る。第４図にそのタイミングチャー
トを示す。第４図の（１）は１水平走査区間に表示区間
がある場合であり、（２）は表示区間がない場合であり
、（２）の■は１つ前の水平走査区間で、表示区間があ
った場合かあるいは書込み処理がこの水平走査区間から
始まった場合である。つまり、これは表示区間のある水
平走査区間から表示区間のない水平走査区間になれば、
その書込み処理区間は自動的に変化していき、表示区間
以外の部分を有効に使用出来る事を示している。データ
ラッチ２０５では書込み処理区間信号を作り出す信号２
１６をクロック２０８でラッチして、実際の書込み処理
を行なう区間を示す書込み処理区間信号２１４を作シ出
している。２１２は書込み処理区間信号２１４の出力を
制御する信号であり、外部からの書込み処理指示信号２
０９がない場合は書込み処理区間信号２１４の出力を５
禁止する。

発明の効果 本発明によって次のような効果がもたらされる。

（１）表示すべきデータを格納するリフレッシュメモリ
に表示パターンを記憶しているメモリからビットパター
ンデータを書込む場合、表示区間以外を効率よく利用す
る事で、新たなデータの書込みに要する時間を短縮する
事が出来る。

（２）高精細度化の進むＣＲ７表示装置では水平走査線
数の増大に伴い、表示区間以外の時間がより多くなるた
め、よシ効果的にデータの書込みを行なう事が出来る。

【図面の簡単な説明】

第１図は本発明による一実施例の構成ブロック図−ｅ＝
＝ｗ、第２図はその詳細部のブロック図嚇多、第３図、
第４図は、本発明による書込み処理のタイミングチャー
トである。 ２０１・・・・・・ＣＲＴ制御部、２０２・・・・・・
信号制御部、２０３・・・・・・遅延回路、２０４，２
０５・・・・・・ラッチ回路、２０６・・・・・・垂直
同期信号、２０７・・・・・・水平同期信号、２０８・
・・・・・クロック信号、２０９・・・・・・書込処理
開示指示信号、２１０・・・・・・表示信号、２１１・
・・・・・書込処理区間を表す信号、２１２・・・・・
・書込処理区間制御信号、２１３・・・・・・表示区間
の有無を表す信号、２１４・・・・・・書込処理区間信
号、２１６・・・・・・タイミングのう、ツチ信号、２
１６・・・・・・書込処理区間信号。

Claims (1)

【特許請求の範囲】
1. ＣＲＴに表示すべきビットイメージのデータを一時格納
   するｉｌのメモリと表示パターンのビットパターンデー
   タを記憶する第２のメモリを有し、表示の為の前記第１
   のメモリからの読出し手段と前記第１のメモリへの前記
   第２のメモリからの表示すべき新たなデータの書込み手
   段と１水平走査区間中にＣＲＴ上にイメージデータを表
   示している事を判別する表示区間判別手段とを備え、前
   記書込み手段を前記表示区間判別手段が１水平走査区間
   に表示区間がある事を示す場合は水平帰線区間内でのみ
   、表示区間がない事を示す場合は少なくとも水平帰線区
   間を含む水平走査区間で行う事を連続した各水平走査区
   間で行なう事を特徴とするＣＲＴ表示端末装置。